电路装置制造方法及图纸

本实用新型专利技术的名称是电路装置。根据本公开内容的一个方面，提供了一种电路装置，所述电路装置包括：电子部件，其被耦接到至少一个公共电源节点并且被配置成提供具有时间变化的第一信号，所述时间变化基于经由所述至少一个公共电源节点的电力供应；耦接到所述电子部件的检测电路，所述检测电路被配置成检测所述第一信号并且基于所述第一信号的时间变化来提供数字开关阵列控制信号；以及开关阵列，其被耦接在所述至少一个公共电源节点与至少一个电力供应源之间，所述开关阵列被配置成基于所述数字开关阵列控制信号来控制经由所述至少一个公共电源节点的电力供应。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【专利摘要】本技术的名称是电路装置。根据本公开内容的一个方面，提供了一种电路装置，所述电路装置包括：电子部件，其被耦接到至少一个公共电源节点并且被配置成提供具有时间变化的第一信号，所述时间变化基于经由所述至少一个公共电源节点的电力供应；耦接到所述电子部件的检测电路，所述检测电路被配置成检测所述第一信号并且基于所述第一信号的时间变化来提供数字开关阵列控制信号；以及开关阵列，其被耦接在所述至少一个公共电源节点与至少一个电力供应源之间，所述开关阵列被配置成基于所述数字开关阵列控制信号来控制经由所述至少一个公共电源节点的电力供应。【专利说明】电路装置
本技术一般地涉及电路装置和用于操作电路装置的方法。
技术介绍
工艺和环境变化(PVT)可能影响电路的性能。可能期望提供可以使电路能够迅速地对这样的变化作出反应的概念。在深亚微米CMOS (互补金属氧化物半导体)技术中，数字电路对工艺和环境变化(PVT)的延迟灵敏度显著地提高，工艺和环境变化即例如电源电压和温度的动态变化。例如，在40nm和28nm CMOS技术中如传统时序签核中所使用的大约IOOmV的电压降(10%VDD)可能导致大约20?30%的频率下降。由于难以在电路尺度上建模的、不可预见的环境变化以及全局和局部工艺变化，所以常规地实现大的性能裕度以确保即使对于最坏情况也有适当的电路操作。裕度的主要部分计及额定电路延迟的大约30-40%的环境变化(电压降和温度)。随着技术缩减(technology shrink),延迟灵敏度可以进一步提高,导致环境变化的影响更深。此外，由于更复杂的微体系结构的实现而引起的更复杂的电路结构可能导致对PVT变化更高的电路灵敏度。因此，对于传统签核来说，技术缩减以及微体系结构改变可能要求较高的性能裕度。除技术问题之外，日益增加的电路复杂度，例如多核和众核微处理器中日益增加的微处理器内核的数目和/或高度集成的片上系统(SoC)中的大量异构功能单元可能导致局部变化和快速改变的操作条件。因此可能期望对环境变化全局地以及局部地作出反应，即可能需要分布式的感测和反应系统。即使存在用来在负载电流的已知增加之前调整例如电源电压的技术，这些技术也仍然缺少非常迅速地对如可能由系统的中断处理所引起的负载电流的不可预见的增加作出反应的能力。像过去几年中关于自适应系统和监测概念的许多出版物展示的那样，性能裕度通过对延迟变化的几乎“瞬时”的反应的减少一般而言引起了大家极大的兴趣。解决自适应系统和监测概念的常规方法的目标是速度裕度的减少和延迟变化的补偿。常规地，传感器和监测器电路被实现来测量诸如电源电压、温度、老化和工艺的特定电路参数以能够分析芯片状态。关于芯片状态的知识可以允许诸如电源电压的操作参数的静态和动态调整，以在操作期间例如针对慢工艺小片(slow process die)或者在温度诱发的延迟变化的情况下确保适当的电路操作。常规地，工艺类别已经由监测电路性能确定。为了计及工艺变化，从预定查找表(LUT)中获取对应的电压设置(例如VDD设置)以确保电路以正确的性能操作。但是除静态工艺变化之外，诸如电压降、温度和老化的动态变化也可能影响电路性能。为了允许性能裕度的减少，电路性能也必须适应于动态变化。这还能够通过使用用于感测的监测电路和LUT来实现，所述LUT包含关于补偿由温度变化诱发的延迟改变的、例如Λ VDD的量的信肩、O除裕度减少之外，对PVT变化的电路灵敏度的显著增加在可能具有引起系统故障的电位的、快速和显著的动态变化事件的情况下可能要求一种在电路级上的应急处理。因为大部分低功率电路和系统出于功率原因已经使用了动态电压缩放(DVS)，所以根据预定芯片状态来调整电源电压常规地是文献中首选的措施。抑制PVT对电路性能的影响的常规概念通常基于诸如电源电压、温度、老化和工艺的单个参数的测量。为了抑制PVT诱发的性能变化，根据常规技术或者需要多维查找表(LUT)将若干个电路参数映射到单一调节器值，或者必须基于每一个参数测量的测量来采取各种对策。自适应/动态VDD技术的常规方法在图30中被示出。如图所示，根据常规方法，VDD调整通过PMU(电源管理单元)根据当前芯片状态来完成。芯片状态通过监测例如工艺类别(快、慢)、温度、老化等而获取。对于特定一组参数，VDD调整的量被存储在查找表中。根据所存储的值，PMU调节电源电压VDD。如能够看出的那样，这个过程可能花费大量的时间，例如若干微秒。电源电压的调整常规地通过改变所实现的电压调节器的设置来实现。在公共DC-DC降压变换器情况下，例如电源电压的动态变化的时间尺度(纳秒时间尺度)远小于电压调节器根据所改变的设置进行电压调整所花费的时间(10-100微秒)。因此，不能够通过改变如在低功率电路和系统中使用的公共DC-DC降压变换器的电压调节器设置来补偿快速动态变化。即使更快的低压差电压调节器(LDO)也可能无法在纳秒尺度上调整电源电压。LDO的基本原理是感测VDD并将其与预定义基准电压相比较。如果所感测到的电压不同于基准，则更高电位的电压源与VDD之间的串联电阻器的阻抗被改变。为了允许快速调整，需要高带宽误差放大器。实现基于LDO的调节方案有两个主要缺点。一方面LDO电路包含很大比例的模拟电路或模块，如误差放大器和基准电路(带隙基准)或比较器。与全数字解决方案相比，模拟电路通常相当大并且不像数字概念那样随技术调整规模。另一方面，由于感测VDD，电压调节器仅对电源电压的变化而不对例如温度诱发的延迟改变作出反应。从而，这些种类的调节器不能够被用作单一解决方案以允许补偿变化诱发的延迟改变，即在预定义电路性能下的稳定操作。因此基于LDO的快速电压调节技术将必须与另外的自适应电路概念结合以还补偿温度和老化诱发的延迟变化。
技术实现思路
根据本公开内容的一个方面的电路装置可以包括:电子部件，其被耦接到至少一个公共电源节点并且被配置成提供具有时间变化的第一信号，所述时间变化基于(例如取决于)经由所述至少一个公共电源节点的电力供应；耦接到所述电子部件的检测电路，所述检测电路被配置成检测所述第一信号并且基于(例如根据)所述第一信号的时间变化来提供数字开关阵列控制信号；以及开关阵列，其被耦接在所述至少一个公共电源节点与至少一个电力供应源之间，所述开关阵列被配置成基于(例如根据)所述数字开关阵列控制信号来控制经由所述至少一个公共电源节点的电力供应。根据本公开内容的另一方面的电路装置可以包括:延迟线，其被耦接到至少一个公共电源节点并且被配置成提供信号，其中所述信号的延迟取决于经由所述至少一个公共电源节点的电力供应；耦接到所述延迟线的时间至数字转换器，所述时间至数字转换器被配置成检测由所述延迟线所提供的所述信号并且根据所述信号的延迟来提供数字开关阵列控制信号；以及开关阵列，其被耦接在所述至少一个公共电源节点与至少一个电力供应源之间，所述开关阵列被配置成根据所述数字开关阵列控制信号来控制经由所述至少一个公共电源节点的电力供应。根据本公开内容的另一方面电路装置可以包括:振荡器，其被耦接到至少一个公共电源节点并且被配置成提供信号，其中所述信号的振荡频率取决于经由所述至少一个公共电源节点的电力供应；耦接到所述振荡器的检测本文档来自技高网...

【技术保护点】
一种电路装置，其包括：?电子部件，其被耦接到至少一个公共电源节点并且被配置成提供具有时间变化的第一信号，所述时间变化基于经由所述至少一个公共电源节点的电力供应；?耦接到所述电子部件的检测电路，所述检测电路被配置成检测所述第一信号并且基于所述第一信号的时间变化来提供数字开关阵列控制信号；?开关阵列，其被耦接在所述至少一个公共电源节点与至少一个电力供应源之间，所述开关阵列被配置成基于所述数字开关阵列控制信号来控制经由所述至少一个公共电源节点的电力供应。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：T·鲍曼，C·帕哈，P·马尔拉，
申请(专利权)人：英特尔移动通信有限责任公司，
类型：实用新型
国别省市：