描述一种用于协作访客固件的方法和设备。在一个实施例中，该方法包括启动包括访客操作系统（ＯＳ）和访客固件的虚拟机（ＶＭ）。在启动ＶＭ之前，在存储器中生成数据结构，并将其与访客固件关联，以向访客固件提供ＶＭ所提供的虚拟化策略以及处理器和平台...

本发明描述了管理固件扩展机制的方法和系统。固件二进制文件被存储在计算机系统的存储设备的扩展区中。所述计算机系统的基本输入／输出系统（ＢＩＯＳ）被修改以访问存于所述扩展区中的所存储的固件二进制文件。在一实施例中，所述计算机系统适应可扩展固...

一种方法、装置和系统，其中：在给定时间点只能执行一个线程的操作环境中使用堆栈切换同时保存线程的两个或两个以上执行上下文。当调用程序线程中的指令被执行时，被调用程序线程中的指令的执行被挂起，并且包括被调用程序堆栈的指针的返回地址位置的执行...

主计算节点用智能计算任务分配来指导并行结构学习。主计算节点可确定什么家族将用于邻居记分过程中对邻居记分，并确定家族是否在分数高速缓存中具有分数。用于分数高速缓存的待记分的家族可被标记和分配，供计算群集中的节点之间进行计算。分数高速缓存可...

本文公开了经抽象层为包括与操作系统控制隔离的一个或多个定序器的系统提供ＯＳ不可见执行“纤程”的用户级创建、控制和同步的方法、设备和系统实施例。对于至少一个实施例，抽象层提供隔离逻辑、代理执行逻辑、过渡检测和纤程暂停逻辑及定序器算术逻辑。...

一种方法，用多格式指令的不同格式将源指令集架构的多格式指令转换成目标指令集架构的指令，估计与该转换相关联的成本，从而估计出各成本，并至少部分基于所估计的成本来选择所述多格式指令的格式。组织或分组多格式指令的方法基于寄存器使用关系。本发明...

在并行系统中，多个线程以并行方式操作以执行网络结构学习。将全局计分高速缓存分区成多个分割计分高速缓存，在一个实施例中，它们可以包括将计分高速缓存与要学习的结构的节点相关联。利用分割计分高速缓存，可以在分割邻居计分循环中执行学习，其中第一...

本文所述的装置及方法是用于通过事务执行采用无锁定同步来处理多个处理器之间的共享存储器访问。以软件划分的事务被推测地执行。在执行期间，事务缓冲器跟踪对于从共享存储器加载的以及要向共享存储器写入的地址的失效远程访问／请求。如果遇到失效访问，...

本发明的实施例可接收使外围设备置于低功率状态的指示。外围设备可通过点对点的、ＡＣ耦合总线结构耦合到系统。为了进入低功率状态，外围设备的工作电源可被禁止。

本文描述用于虚拟化和／或扩充事务存储器的方法及装置。事务采用本地共享事务存储器、如高速缓冲存储器来执行。在使共享事务存储器溢出时，事务存储器被虚拟化和／或扩充到高级存储器、如系统存储器。在溢出事件、如先前在当前未决事务期间访问的高速缓存...

在一个实施例中，本发明包括在公共执行单元中接收第一数据操作数和第二数据操作数并且响应于指令而操纵这些操作数以按照执行单元的局部控制器的局部控制信号生成输出的方法。可在单个周期内于公共执行单元中执行例如混洗操作和移位操作的各种指令类型。还...

一种探听过滤器为多处理器系统中的多个高速缓存维持数据一致性信息。独占所有权探听过滤器只存储由处理器独占所有的条目。一致性引擎更新探听过滤器中的条目，以便在条目退出独占状态的情况下，从探听过滤器移除条目。为确保数据一致性，一致性引擎实现将...

这里所公开的实施例提供了稀疏加法器电路，其包括Ｌｉｎｇ型传播和生成器电路以及稀疏进位电路，用于高效地将第一和第二操作数彼此相加。

本发明公开了用智能最近最少使用方案在高速缓存中进行功率性能调整。调整Ｎ路组相联顺序高速缓存中的路的数目以达成功率与性能的折衷。在基于地址的分配期间限制路选择，从而仅将Ｎ路的子集用于地址范围，从而能够将未使用的Ｎ路断电。

根据一个实施例，公开了一种系统。该系统包括机壳以及可从机壳缩进的键盘。当键盘从机壳至少部分地缩进时，其在机壳内形成一个用于降低系统空气阻抗的空的空间。

本发明的实施例一般地涉及一种用于计算系统实现一种被称为高速缓存推入的技术的方法、装置和系统。该高速缓存推入技术用任选地将数据推入另一个处理器的高速缓存而不改变存储器一致性模型的能力来增强单个写入器无效协议。

在此描述了一种用处理器来访问由物理地址引用的物理存储器位置的方法和装置。该处理器取出／接收带有对虚拟存储器地址的引用和／或对物理地址的引用的指令。翻译逻辑将该虚拟存储器地址翻译成物理地址并将该物理地址提供给公用接口。物理寻址逻辑解码对物...

在某些实施例中，提供了一种防止由于计算系统的电源故障引起的存储器中的数据丢失的装置。当发生电源故障时，可完成任何未决的存储器写操作并可将脏高速缓存线转储清除回存储器。随后将计算系统置于丢失防止状态，在该状态下关闭计算系统中除存储器外的所...

描述了确定Ｎ　　ｍｏｄ　　Ｍ的技术，其中Ｎ是ｎ位宽的数，而Ｍ是ｍ位宽的数。该技术通常涉及确定Ｎ′＝Ｎ↓［Ｈ］２↑［ｆ］ｍｏｄ　　Ｍ＋Ｎ↓［Ｌ］，并在随后确定Ｎ′ｍｏｄ　　Ｍ。

用于应用专用信号处理器（ＡＳＳＰ）的指令集结构（ＩＳＡ）适合于数字信号处理应用。用ＡＳＳＰ实现的ＩＳＡ适合于ＤＳＰ算法结构。本发明的ＩＳＡ包括灵活的数据打字、置换以及类型匹配运算（１１０１、１１０２、１１０４和１１０６）。操作数的灵活的...