用于针对应用程序的信号处理器（ＡＳＳＰ）的指令集结构被设计成与数字信号处理应用程序相适应。ＡＳＳＰ中采用的指令集结构适应于ＤＳＰ算法结构。ＩＳＡ的指令字通常为２０位，但可以扩展为４０位，以控制两个串行或并行执行的指令。ＩＳＡ的所有ＤＳＰ...

一种提供用于从一存储器请求数据的方法。该方法包括发出多个数据请求至存储器的数据请求端。多个数据请求包括至少两个有序数据请求。该方法包括确定是否较早的一个有序数据请求之一对应于在该存储中的一个丢失，并将新近的一个有序数据请求之一转换到响应...

用于低泄漏电池操作的ＣＭＯＳ电路在电源可用时将实时时钟与电源连接，或者在电源不可用时将实时时钟与低泄漏源连接。

专用信号处理器（ＡＳＳＰ）执行向量化和非向量化运算。非向量化运算可以利用饱和乘法和累加运算来执行。ＡＳＳＰ包括串行接口（２０６）、缓冲存储器（２１０）、进行数字信号处理的核心处理器（２００Ａ－Ｄ），该核心处理器包括精简指令系统计算机（Ｒ...

一种系统具有具备多种状态（包括唤醒状态和睡眠状态）的处理器、包括存储器控制器和各种存储器设备的存储器子系统，以及第二存储器。当从睡眠状态转换为唤醒状态时，第二存储器中的系统使用软件来对存储器控制器进行初始化。系统检测到来自唤醒事件的触发...

第一组寄存器以菊花链在一起，其中每个寄存器与高速缓冲存储器的一个特定行相关联；同样，第二组也以菊花链在一起，每个寄存器也与高速缓冲存储器的一行相关联。第一菊花链决定填充高速缓冲存储器行的顺序，第二菊花链决定锁定高速缓冲存储器行的顺序。

公开了一种机制，用来检测以推测方式执行的浮点运算的下溢情况。浮点状态寄存器包括一个状态标志，当浮点指令产生的结果“细小”的时候将它置位。清除这个状态标志，屏蔽所有异常，以推测方式执行指令。读出“细小”异常标志，以确定以推测方式执行的指令...

一条双向多点处理器总线连接到多个总线代理。通过在多重抽吸信号模式中操作该总线能够增加总线吞吐量，在这种模式下多个信息单元由一个驱动代理以总线时钟频率倍数的速度驱动到一条总线上。驱动代理还激活一个选通脉冲以标识用于这些信息单元的采样点。用...

一个用于在计算机系统中的一个芯片组的存储器控制集线器和输入输出控制集线器之间传输数据的接口，这一接口的一个实施方案包括一个双向的数据信号路径和一对源同步选通脉冲信号。数据信号路径经由对事务进行分解按信息包传输数据。另外，信息包包括一个请...

计算机系统内一个受保护的引导序列。一个复位向量引导系统进入一个包含受保护程序的引导程序。该受保护程序在转移到ＢＩＯＳ去运行标准引导程序函数前验证ＢＩＯＳ内容的完整性。该受保护程序也能锁定各种引导程序代码块，防止其在经过引导序列中某点后被...

一种包含中央处理单元（“ＣＰＵ”）、图形控制中心（“ＧＣＨ”）、存储器控制中心（“ＭＣＨ”）和锁相环（“ＰＬＬ”）的集成电路。ＧＣＨ，ＭＣＨ和ＰＬＬ与ＣＰＵ相耦合。ＭＣＨ控制存储器事务处理。ＰＬＬ被配置为允许ＣＰＵ在多于一个功耗状态下运...

一种用于节约功耗的机制包括处理器，存储器和存储器控制中心（ＭＣＨ）。该存储器被耦合到处理器并且ＭＣＨ也被耦合到处理器。为了节约功耗，ＭＣＨ还被配置以在至少两个功耗模式之间切换。

盘驱动程序（１０）包括一个存取日志（２０），用于记录与硬盘驱动器（３０）的最近的交互。在向内存（４０）缓存写的写操作期间，在存取硬盘驱动器（３０）之前可以参考存取日志（２０）。在存取硬盘驱动器（３０）期间的预取额外数据的读操作期间也参考...

响应命令从存储媒体中读取数据，并且存储到存储器一个区域中。在将预定部分的数据存储到存储器中之后，发出中断。查询一个数据库，例如分散／集合列表，以判定何时发出中断。响应请求存储媒体第二位置数据的命令，主处理设备可以从存储媒体的第一位置读取...

本发明的一个方面是一种覆盖率度量以确定由模型检测验证的属性覆盖的状态空间部分。在每个属性中，确定一个信号（或几个信号的命题）作为该属性中的观测信号。覆盖率度量测量与该观测信号相关的一组属性的覆盖率。该覆盖率度量确定可到达状态，其中上述观...

本发明是一种生成用在受保护平台的隔离执行环境中的密钥层组的方法、装置和系统。为了对运行在隔离执行模式中的特定代码进行加密，使用了包括用于标准对称加密算法的一系列对称密钥的密钥层组。受保护平台包括一个处理器，所述处理器配置成正常执行模式和...

控制外部总线的装置和方法。在一个实施例中，一个装置包括一个外部总线端口和一个外部总线控制器。外部总线控制器可以包括一个接收第一组数据的第一寄存器接口和一个接收第二组数据的第二寄存器接口。外部总线控制器可以给所述外部总线端口发送第一组数据...

一种模块化ＢＩＯＳ更新机制提供更新选项ＲＯＭ的标准化方法，和提供计算机系统中视频和处理器微代码升级，不需要完全替换系统ＢＩＯＳ。ＭＢＵ机制提供几个优点。首先，即使直接的ＯＥＭ支持不可能被识别，新的特性和来自较早释放的ＢＩＯＳ故障可被发送...

在一个实施例中，描述了用于通用数字信号处理器（ＤＳＰ）的双模式执行单元。执行单元可以起到在一个模式中的１６×１６乘法器和在另一个模式中的８－位加法树的作用。在乘法器结构的乘法器阵列中通过再使用预存算术逻辑单元（ＡＬＵｓ）来构造加法树结构...

根据一个实施方案，一个计算机系统包括一个中央处理器（ＣＰＵ）、一个耦合于ＣＰＵ的存储器控制集线器（ＭＣＨ）、一个耦合于ＭＣＨ的点到点接口、一个耦合于点到点接口的输入／输出控制集线器（ＩＣＨ）。ＭＣＨ延迟对一个存取点到点接口的请求的仲裁，...