在本发明的一个实施例中，提供存储器集成电路，包括：地址解码器，用于选择性地访问存储器阵列内的存储器单元；模式寄存器，其具有存储使能位和至少一个子通道选择位的位存储电路；以及控制逻辑电路。控制逻辑电路耦合到多条地址信号线、地址解码器以及模...

装置和系统以及方法和制品可操作以在非易失性数据存储介质中 创建日志文件。日志文件可包括标题记录、尾部记录以及与廉价磁盘 冗余阵列(RAID)子系统中的条带关联的至少一个部分奇偶校验值。条 带其中可包括位于可操作第一磁盘驱动器上的待更新的...

本发明公开了一种晶片，在该晶片上具有多个芯片（也被称为阵列芯片），该芯片具有一个用于产生一种脱保护试剂的电极、一个用于电化学合成一种材料的工作电极、一个邻近于该工作电极的用于限制反应试剂的限制电极、和一个芯片基座，其中，该多个芯片的芯片...

一种用于在无线网络上扫描信道的装置、系统和方法。装置接收到用于某信道的分组或其他信息并且从接收到的分组中确定关于该信道的信息。如果该信息指出该信道不是理想的，那么在接收到信息分组（例如信标帧）之前，所述装置就切换至不同的信道用于扫描。

一种用于在运动图像专家组（ＭＰＥＧ）以及非ＭＰＥＧ环境下防止显示器烙印的系统和方法。在一种环境下，一种系统可包括从解码的视频流取样图像的图像取样器；采用像素ＸＯＲ操作连续地比较所取样图像的静态区域检测器，其中该静态区域检测器对表现为零亮...

本发明的名称是超线程微处理器中经线程优先级提供服务质量，描述了基于优先级在多处理元件环境中提供服务质量的方法和设备。诸如保留站和流水线等资源耗用偏向更高优先级处理元件。在保留站中，掩码元件设为向更高优先级处理元件提供到更多保留条目的访问...

存储器装置和方法在数据通路和存储器设备之间累积数据。存储器代理在重驱动电路和存储器设备或接口之间可以具有数据累积器。所述数据累积器可以累积去往或者来自所述重驱动电路的数据。描述了其他的实施方案并且主张对它们的权利要求。

一种节目还原的方法可以包括输出第一媒体信息流直到发生触发事件，并且在所述触发事件之后输出第二媒体信息流。所述方法可以包括针对反映第一媒体信息流中的改变的一个或更多个特性，监控第一媒体信息流。一旦检测到第一媒体信息流的所述一个或更多个特性...

根据本申请中所公开主题的实施例，一种具有多个电压调节器（“ＶＲ”）的功率管理系统可以用来向众核处理器中的核供电。每个ＶＲ可以向一个核或核的一部分供电。不同的ＶＲ可以向众核处理器中的核／部分提供多个电压。可以按由电压调节器供电的核／部分的...

本发明涉及控制移位分组数据的位校正的装置，提供一种在处理器中加入支持典型的多媒体应用所要求的分组数据上的操作的指令集的装置。在一个实施例中，本发明包括具有存储区（１５０）、解码器（１６５）及多个电路（１３０）的处理器。该多个电路提供若干...

对于多个空间信道的每一个而言，一种多载波发射机给每个子信道的子载波分配星座符号集。将星座符号到子信道的分配结果在一些空间信道之间循环旋转，以便每个空间信道的子信道使用不同的子载波集，从而增强频率分集。

基于密钥的隐藏分区方案可以在第一存储设备中提供第二隐藏分区来存储与所述第一存储设备的第一隐藏分区的第一内容同步的第二内容。所述方案还可以提供与第一内容匹配的密钥，并且响应于对所述第一隐藏分区的所述第一内容的授权的修改，来基于所修改的第一...

本文一般描述了用于通信聚合分组的无线网络和方法的实施例。在一些实施例中，识别始发方的聚合报头帧被包含在媒体接入控制（ＭＡＣ）帧的聚合中，以便允许在没有正确接收到ＭＡＣ帧时易于识别始发方。

统一解码器（１０）能够对于采用卷积码、Ｔｕｒｂｏ码和ＬＤＰＣ码所编码的数据进行解码。解码器包括第一组（２０，…，２４）和第二组（２６，…３０）网格处理器，用于计算卷积码的解码期间的路径量度以及用于计算ｔｕｒｂｏ和ＬＤＰＣ码的解码期间的α...

描述了用于测试网络系统的数据通信性能的机器可读介质、方法、装置以及系统。在某些实施例中，一种装置可包括第一信道，其通过第一连接与另一装置通信同步消息来使该装置的本地时钟与另一装置的另一本地时钟同步。该装置还包括第二信道，其分析该装置通过...

描述了用于管理非易失性存储器的扇区的机器可读介质、方法、装置和系统。在一些实施例中，可将多个文件段写入多个存储扇区（５０１），多个存储扇区的每个存储扇区用于多个文件段的一个文件段。然后，可从扇区表的第一部分搜索多个标志（５０２），该多个...

描述无线系统的信道质量信息反馈技术。一种装置可以包括：具有基站逻辑的基站，基站逻辑基于匹配比值确定表示将由订户站测量的正交频分多址接入系统的资源块的数量的信道质量指示符反馈大小值；以及收发器，用于将信道质量指示符反馈大小值发送给订户站。...

一种加速单元分担来自处理器的计算密集型任务。该加速单元包括两条数据处理路径，每条数据处理路径具有一个算术逻辑单元并共享单个乘法器单元。每条数据处理路径可以对相同数据并行执行可配置的操作。提供特殊的复用器路径和指令以允许在数据经过加速单元...

描述基于稳健主运动估计来执行数字视频稳定化的各种实施例。在一个实施例中，一种装置可以接收输入图像序列，并估计图像序列中的相邻图像之间的主运动。该装置可利用稳健估计器来自动检测并忽视对应于独立运动对象的离群点。还描述其它实施例并要求它们的...

公开涉及在计算机系统中的功率管理技术的技术。例如，装置可包括输入输出队列（ＩＯＱ），与处理器耦合的接口和控制模块。接口与处理器通信关于处理器的功率状态。当处理器的功率状态转换开始时，控制模块可启动排空ＩＯＱ。控制模块允许处理器的转换在Ｉ...