本发明为一种数据解压缩方法及装置，该装置包括：压缩数据接收单元，用于接收由原始数据压缩而成的压缩数据流，压缩数据流具有一连串可变数量的数据单元组，每个数据单元组包括：至少一个字节的用于指示压缩重复数据字的转换数据，转换数据未出现在原始数...

本发明提供一种控制FPGA编程新地址的方法、装置及编程电路，该控制FPGA编程新地址的方法包括：通过配置接口模块或串行外围设备接口flash向FPGA芯片的寄存器中写入新的编程地址；重新编程时，将写入所述寄存器的所述新的编程地址作为高位...

本发明提供一种可编程逻辑芯片输入输出电路片内终端电阻的整合电路。整合电路与芯片外电路相连，芯片外电路包括第一管脚和第二管脚；整合电路包括：信号选择电路、第一电阻、第二电阻、第一单端输入放大器、第二单端输入放大器、差分输入放大器；信号选择...

本发明实施例提供了一种非易失性可编程逻辑器件的数据流存储方法以及现场可编程门阵列，所述方法包括：从数据接口接收编程指令，所述的编程指令用于指示对易失性存储器进行编程；根据所述的编程指令对易失性存储器进行编程操作，配置数据流文件；从数据接...

本实用新型公开了一种FPGA加密数据流的解密电路，包括：数据输入接口、指令解码器、移位寄存器、密钥存储器、密钥界面模块、密钥扩展模块以及解密模块；数据输入接口分别连接指令解码器和解密模块；指令解码器连接移位寄存器和密钥界面模块；密钥界面...

本实用新型实施例提供了一种现场可编程门阵列，包括非易失性存储器、易失性存储器、数据接口、数据流传输器以及TAP控制器，其中，所述的数据接口，与所述的TAP控制器相连接，接收编程指令；所述的TAP控制器，与所述的非易失性存储器以及易失性存...