本发明是关于耙式接收器、路径搜寻器及结合装置与行动通讯装置，所述的耙式接收器包括一耙式接收器指部，操作于一时间多工方法以执行复数指部的任务，上述各指部为分配于上述耙式接收器指部的一操作周期内的一时槽的一虚拟指部。一缓冲器用以缓冲至少一已...

本发明公开一种编码器及解码器，用来将一二进制原始信号中的一数据位流编码成为一二进制通道信号中的一数据位流，或是进行反向的解码工作。在本发明中，使用了一转换表，用来将多个ｍ位原始字转换成多个字码，该多个字码具有可变的代码长度、基本的代码长...

本发明提出一种三角积分数字转换器。该三角积分数字转换器包括：一内插器对一ｎ位数字信号进行过采样以产生一ｎ位的过采样信号；一三角积分调变器将该ｎ位的过采样信号进行整形以产生一整形数字信号；一有限脉冲响应滤波器过滤该整形数字信号以产生一模拟...

本发明揭露一种多级噪声整型调制器及频率合成器。多级噪声整型调制器接收分数式输入值，产生整数式输出值，及包括三个串联一阶∑Δ调制器，多个第一乘法器，第一加法器，第二乘法器及第二加法器，并且每一串联一阶∑Δ调制器包括一个累加器。每一第一乘法...

本发明提供一种连续时间∑－Δ调制器及其补偿环路延迟的方法，该∑－Δ调制器包含一系列的积分器，量化器与环路延迟补偿电路。积分器串联连接，用以根据模拟输入信号产生模拟输出信号。量化器根据参考电压量化模拟输出信号，以产生数字输出信号，作为连续...

本发明涉及错误防止方法、时间数字转换器模块、循环式时间数字转换器模块、全数字锁相环及校准方法。错误防止方法用于全数字锁相环的时间数字转换解码器。错误防止方法包含由时间数字转换解码器取得数据信号；由时间数字转换解码器取得循环信号；对数据信...

一种平行处理至少两个二进制值（ｂｉｎ）的方法，其用在一个算术编码二进制值串中，上述方法包含：利用目前范围来计算二进制值串中第一二进制值的范围；当第一二进制值是ＭＰＳ时，利用目前范围同时前向预估二进制值串中第二二进制值的多个可能的范围与下...

本发明为一种声讯的播放系统与无失真压缩编码系统，储存与读取数字影音光碟声讯（ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅｄｉｓｋＡｕｄｉｏ，以下简称ＤＶＤ－Ａｕｄｉｏ）光碟上的代表声的资料，在解封包器与解码器核心之间并没有配置先进先出缓冲器，...

一种ＭＰ３播放器的录放控制器的输入缓冲器的管理方法，包括：（１）将加法计算器初始化为零；（２）从音频帧中寻找同步字；（３）对帧头进行解码；（４）计算ｍａｉｎ＿ｄａｔａ区域的大小；以及（５）对选定的音频数据进行解码。其中如果该加法计算器所...

本发明是提供一种智能型ＭＰ３检错法及相关装置，其内的ＭＰ３文件可含有相容的加总核对码（ｃｈｅｃｋｓｕｍ）。本发明揭露一初始值为０的参数Ｗ，该参数Ｗ并非一常数且概念上其表示为检查错误时的状态，如果数据帧内的完整性无法被判读时，一第一预设的...

本发明是有关于一种数字总和变化量控制装置与方法，其利用零数字总和变化量来计算并求得数字总和变化量，并且可得到位于频道位之间的最佳间隔位的装置与方法，相较于现有技术，本发明计算数字总和变化量控制装置以更小的找寻表来达成计算数字总和变化量，...

一种维特比解码器的解码电路与方法，此维特比解码器的解码电路包括一个分支度量单元、一个加－比较－选择单元与一个路径内存单元、此路径内存单元包括一个数据流控制器、一个追溯写入寄存器阵列、一个等待寄存器阵列及一个解码寄存器阵列。利用游程长度限...

一种部分响应最大可能性信道的维特比译码器，在光盘的部分响应最大可能性系统中具有一模拟／数字转换器，此模拟／数字转换器接收一模拟信号，并输出一数字信号至维特比译码器，此维特比译码器包括：一自适应电平维特比译码器、一信号电平对应规则系统、一...

提出一种ＲＬＬ码的最小扫描宽度保护装置，是在射频信号的转换前、转换中、以及转换后等三个状态进行运算，藉以保护ＲＬＬ码的最小扫描宽度。该保护装置包含：三个状态处理器，每个状态处理器包含决定位、无效位、评估值位、以及路径数组位，并根据转换前...

数据编码／解码方法及使用该方法的系统与装置。系由外界存储装置所读取位数据流，经由编码（Ｍｏｄｕｌａｔｉｏｎ）的程序，以需要较少位长度的转换表完成编码，而编制成适用于记录到盘片数据格式的数据流，如信道位（ＣｈａｎｎｅｌＢｉｔｓ）。而后，可...

一种相加比较选择电路及使用该电路的维特比解码器。该解码器包括分支测量值产生单元、相加比较选择单元、存活路径存储器及解码单元。相加比较选择单元包含：复数个存储状态测量值的状态缓存器；复数个相加比较选择处理器，根据分支测量值与状态测量值的相...

提出一种具有分支估测器的部分响应最大可能性（ＰＲＭＬ）系统。该ＰＲＭＬ系统包括：模拟数字转换器，接收模拟输入信号，并根据取样时钟的触发，将该模拟输入信号转换成数字信号序列；分支估测器，接收数字信号序列，并估测出各分支特性值；以及维特比（...

一种用于半导体集成电路的数字模拟转换单元电路，可藉由控制其输出电流的延迟率，使电压源信号干扰与输出电流干扰降低。该电路包含恒定电流源；第一电阻与第二电阻；第一ＭＯＳ晶体管，其源极端接到该恒定电流源，其漏极端接到第一电阻，以及其栅极端接收...

一种存活路径存储器电路以及使用该电路的维特比解码器。该维特比解码器，由分支测量值产生单元、相加比较选择单元、存活路径存储器电路以及解码单元构成，该存活路径存储器电路包含：多组存活路径，每组存活路径由多个串接的多工器构成，各多工器除了将输...

一种数据切割器，其包含：　　　　一比较器，用以将一模拟讯号与一切割参考电平做比较，而将该模拟讯号转换成一数字讯号；　　　　一计数器，电性连接至该比较器，用以在一段预定时间内根据数字讯号所具有的逻辑值计算一数字和值；　　　　一电压调整电路...