本发明公开了一种FPGA芯片内的测试激励生成单元。该测试激励生成单元包括：激励生成模块，用于生成被测用户逻辑单元所需要的激励信号或控制信号；PCIE模块，用于使激励生成模块和逻辑分析模块与外部计算机进行通信。本发明的测试激励生成单元可以...

本发明公开了一种FPGA芯片内的频率可调的时钟生成单元。该时钟生成单元包括：输入选择器，其包括时钟使能端、输入选择器输入端和输入选择器输出端；查找表，其包括查找表输入端和查找表输出端；延时链，其包括延时链输入端和n个延时链输出端，每个延...