媒体发行系统可包括在配置成接收媒体业务的非实时部分的无线设备上执行存储空间管理的方法和装置。此类方法和装置可基于能存储在设备存储器中的呈现的可容许容量、并基于与媒体业务中的每一呈现相关联的所要求的存储空间。此类方法和装置允许设备基于该设...

本文描述用于估计沿逻辑信号路径的传播延迟的方法和设备。所述方法和设备说明多级逻辑门沿信号路径的行为、初始输入过渡时间、级间扇出以及不同的逻辑门类型。所述方法和设备将信号过渡特征转换成有效扇出，以提供门延迟对输入斜率和门逻辑拓扑的相依性的...

一种管理高速缓存器分割的方法，所述方法提供用于较高优先级写入的第一指针及用于较低优先级写入的第二指针，并使用所述第一指针来对所述较低优先级写入定界。例如，锁定写入比未锁定写入具有更高的优先级，且第一指针可用于锁定写入，且第二指针可用于未...

本发明描述一种用于检测处理系统中的装置的配置的方法和设备。在一个实施例中，识别与存储器装置相关联的页面大小参数。另外，还识别与所述存储器装置相关联的一个或一个以上配置参数，所述页面大小参数和所述配置参数使得能够存取所述存储器装置。最后，...

一种具有可选择的子精确度的浮点处理器包含：寄存器，其经配置以按照浮点格式来存储多个位；控制器；以及浮点数学运算器。所述控制器经配置以响应于用户输入而选择浮点运算的子精确度。所述控制器经配置以根据所述选定的子精确度来确定所述位的子集。所述...

一种设备包含经配置以存储数据的存储器、下级ＴＬＢ、上级ＴＬＢ以及ＴＬＢ控制器。所述下级ＴＬＢ和所述上级ＴＬＢ经配置以存储多个条目，所述条目中的每一者含有允许将虚拟地址翻译为相应物理地址的地址翻译信息。如果所需虚拟地址从所述下级ＴＬＢ和从...

本发明揭示用于处理用于包括在通信（例如ＣＤＭＡ）系统中的多种应用的数字信号的技术。通过确立循环式缓冲器的长度、与２的幂对准的起始地址及位于距离所述起始地址所述长度处且比所述长度大出不到２的幂的终止地址来确定循环式缓冲器内的指针位置。所述...

本发明揭示用于数字信号处理器的设计及使用的技术，其包括（但不限于）在通信（例如，ＣＤＭＡ）系统中处理传输。所揭示的方法及系统通过在中断寄存器中接收在统计上不确定的中断类型的多个中断且然后使多个处理线程与所述中断寄存器相关联以从所述中断寄...

信号量（１１６）操作管理对由多个处理元件共享的存储器（１１４）的排他性存取。由存储器控制器监视用于由处理元件（１０２ａ）、（１０２ｂ）进行的排他性存取的信号量保留状态。为清除废弃的保留状态，传输命令信号以进行对存储器的写入操作且同时禁止...

一种处理系统，所述处理系统可包括：存储器，其经配置以将数据存储于多个页中；ＴＬＢ；及存储器高速缓存器，其包括多个高速缓存线。所述存储器中的每一页可包括多个存储器线。所述存储器高速缓存器可在将虚拟地址呈现给所述高速缓存器时允许从所述多个高...

一种后备存储缓冲器插置在堆栈式寄存器堆架构中的物理寄存器堆与后备存储器之间。寄存器保存引擎临时存储来自所述物理寄存器堆中分配给芯片上不活动程序的寄存器的数据，从而释放将要重新分配给新程序的寄存器。当程序完成并将控制返回给先前不活动的程序...

本公开描述了从视频帧序列标识关键帧。通过对未经压缩的数据的操作而生成的第一信息集被访问。通过压缩数据生成的第二信息集也被访问。该第一和第二信息集被用于从视频帧标识关键帧。

本发明揭示一种算术逻辑和移位装置，且其包括算术逻辑单元，所述算术逻辑单元具有：第一输入，其用以从第一寄存器端口接收第一操作数；第二输入，其用以从第二寄存器端口接收第二操作数；和输出，其用以在第一操作模式中将存储器地址选择性地提供到存储器...

本发明描述了一种在无线通信系统中降低功耗的方法和设备。通过发出ＣｏｎｔｒｏｌＣｈａｎｎｅｌＭＡＣ．Ｄｅａｃｔｉｖａｔｅ命令、ＳｈａｒｅｄＳｉｇｎａｌｌｉｎｇＭＡＣ．Ｄｅａｃｔｉｖｅ命令和ＦｏｒｗａｒｄＴｒａｆｆｉｃＣｈａｎｎｅｌＭＡＣ．...

本发明提供一种用以执行离散余弦变换运算的单阶段计算方法。所述离散余弦变换运算通过使用数字信号处理器执行多个超长指令字（ＶＬＩＷ）来执行。所述多个超长指令字包括第一数目的乘法和第二数目的加法，其中所述第一数目的乘法大于所述第二数目的加法。

在影子寄存器堆系统中，一个或一个以上影子寄存器堆（ＳＲＦ）插入在物理寄存器堆（ＰＲＦ）与后备存储器（ＢＳ）之间。所述ＳＲＦ包括串联连接成距所述ＰＲＦ任意深度的链的双端口寄存器。寄存器保存引擎可随机存取所述链中最终ＳＲＦ中的寄存器的一个端...

本发明揭示一种用于为移动电话及其它装置提供安全环境的系统及方法。所述系统及方法可使用信任分区化、分层存储器及安全矩阵模型，所述安全矩阵模型具有（举例来说）用于保护存储器的存储器保护模块；用于确保调试模块的安全的安全调试模块；用于保护安全...

基于提早认识到完成选择运算数指令的处理并不要求所述选择运算数指令将不使用的运算数，减轻了由于等待此类运算数数据而产生的延迟。在执行之前的适当点，进行关于由所述选择运算数指令所指定的一或多个选择标准、影响所述选择标准的条件和运算数的可用性...

在处理器中，在执行程序之前，存在指令和所述程序的一些部分可驻存在数据高速缓冲存储器中的情况。提供硬件和软件技术以在指令高速缓冲存储器中具有未中之后取出所述数据高速缓冲存储器中的指令，从而改进所述处理器的性能。如果指令不存在于所述指令高速...

本发明揭示一种预饱和乘法器，其在执行任何乘法之前检查乘法运算的操作数。如果所述操作数将导致需要饱和的溢出，那么所述乘法器输出饱和值而不将所述原始操作数相乘。在一个实施例中，更改从所述操作数导出的参数，以便在对所述经更改的参数执行乘法运算...