本专利为一种面向硬件并行计算的浅压缩熵编码改进算法，首先进行获取语法元素；然后经过二值化得到相应的编码比特信息，并且在编码所有语法元素之前引入一个标志码长的语法元素，该语法元素的二值化方案为，通过预遍历当前宏块，如果当前宏块存在码长小于...

本发明涉及一种适配硬件流水并行的浅压缩码率控制方法。该方法包括：读取视频数据，将待编码图像分割为编码基本单元16×2宏块，采用上一行与当前行原始像素差值绝对值之和、左侧与当前列原始像素差值绝对值之和计算当前宏块的复杂度等级，接着根据当前...

本发明涉及一种实现并行螺旋搜索算法的硬件架构，包括分像素插值存储模块、UMVP控制模块、运动估计控制模块、Merge控制模块、代价计算比较模块以及亮度预测像素重构模块；整像素运动估计、分像素运动估计和Merge共用相同的代价计算比较模块...

本发明涉及螺旋搜索算法的一种优化方案，其特征在于：采用螺旋式搜索方式，在1到M圈内由中心向四周螺旋延伸的顺序进行搜索，根据在1到M圈内上下左右四个搜索方向上搜索点的更新次数的比较，在M圈后选择单向搜索、双向搜索、三向搜索和四周散点搜索这...

本发明涉及一种用于HEVC去方块滤波的系统，包括主控模块、缓存模块和滤波模块和重构RAM；所述主控模块控制缓存模块在不同阶段进行读写，控制滤波模块进行去方块滤波操作，以及给出相应存储器的地址信息；所述滤波模块包括输入缓存模块、编码参数计...

本发明涉及一种基于时空特性的初始帧基础量化参数确定方法。该方法包括：通过输入任意一个视频序列，首先分析影响初始帧基础量化参数QP

本发明涉及一种基于FPGA的HEVC熵编码硬件加速器。其执行预头信息编码、预上下文模型初始化CMI、编码单元CU预处理优化策略、残差编码控制架构和部分上下文索引流水计算方案；预头信息编码是指编码器启动时编码头信息；预上下文模型初始化CM...

本发明提出一种高效低延时的HEVC编码器数据缓存与处理方法，目的是为了使H.265/HEVC硬编码器能尽可能降低编码延时，同时减少因越来越高视频质量带来日益剧增的存储空间、数据带宽压力，提出一种高效率的编码数据存取方案。实现了自适应输入...