本发明公开了一种三阶式模／数转换器，首先，它用一组粗略比较器使模拟输入信号与一组粗略参考电压进行比较，输出粗略数字码。接着，再根据粗略数字码选择一组次粗略参考电压用一组次粗略比较器使模拟输入信号与该次粗略参考电压比较，输出次粗略数字码，...

一种应用于数码记录的编码方法，至少包含下列步骤：其利用二层编码的串接编码（Ｃｏｎｃａｔｅｎａｔｅｄ　Ｃｏｄｅ）结构进行编码；将串接编码（Ｃｏｎｃａｔｅｎａｔｅｄ　Ｃｏｄｅ）的代码（ｃｏｄｅｗｏｒｄ）切割成多数个小区段；并加一地址标号至每...

本发明提供一种在维特比译码器中生存路径的存储器管理方法，其利用多数个缓存器来存储所需的生存路径地址，借此在较少存储器空间下达到加速译码的目的，该方法包括下列步骤：分割一生存路径存储器成为具有相等长度的一写入方块、一译码方块及多数个合并方...

本发明涉及一种具有扩充增益使用范围区段的模拟讯号增益自动调整电路；该调整电路利用串接至少一组讯号放大／衰减电路，将讯号予以放大／衰减至模拟对数字转换器可接受的操作范围；至少一组讯号放大／衰减增益调整电路，以将输入讯号调整输出正半周讯号；...

一种记录媒体的编码与解码方法，即调变／解调机制，同时包含有型态（Ｔｙｐｅ）以及集合（Ｓｅｔ）的编码概念，在编码程序上，除了能满足编码机制上最基本的数字组合限制（ＤＫ－Ｃｏｎｓｔｒａｉｎｔ）外，以下称为（ｄ，ｋ）限制，更利用对型态相依及数...

本发明涉及一种具型态控制的型态相依编码方法，应用于结合型态分类及数码集合概念的型态相依编码方法中，透过在固定区间的编码程序中加入型态控制的部分，提升直流成分控制效果，该方法包含下列步骤：步骤ａ、持续执行与资料字对应的数码字编码程序；步骤...

一种具有快速前瞻路径编码装置，其应用于记录媒体编码的装置中，主要是提供数据在被记录到记录媒体前能够透过装置中特定的前瞻路径编码程序，以事先所设定的状态、路径和编码特性的不同筛选条件，来简化装置在执行编码程序时所需的大量计算时间。这种装置...

本发明提供一种三阶∑－△调制器，其包括：第一加法单元，用以接收输入信号；第一积分网络，连接至该第一加法单元的输出；第二积分网络，用以接收该第一积分网络的输出；第二加法单元，连接至该第二积分网络的输出；第三积分网络，连接至该第二加法单元的...

一种模拟数字转换器，用以将模拟信号转换成数字信号，其包括：比较器阵列，含有多个比较器，每个上述比较器均包含第一反向器与第二反向器，两者串联；电阻串，包含多个串联电阻器，每个上述电阻器均对应于上述多个比较器中的一个；以及电流产生器，用以提...

本发明提供一种无失真音频压缩／解压缩熵压缩编码之装置及其方法。该装置包括缓冲器，时间轴预测器及位分配之熵编解码器，其中该时间轴预测器会将此时点输入信号值之预测值与此时点的原输入信号值作减法运算而产生预测误差信号。然后，该预测误差信号再输...

一种使用次范围连续近似方法的新型模／数转换器结构，其能够达到高速取样率、低功率消耗以及低复杂度。同时也能提升芯片成品率与面积有效使用率。此新提出的模／数转换器是由高速取样率、低分辨率的快闪转换器与低功率消耗、低速取样率连续近似转换器所组...

一种模拟数字转换器，包括至少一转换单元，其中此转换单元包括比较器、控制单元、计数单元及校正单元。比较器用以比较其第一输入端与第二输入端的电压，并输出比较结果。控制单元依据该比较器的比较结果以及选择信号而输出控制信号。计数单元依据控制信号...

一种全数字锁相回路包含有一数字控制振荡器、一相位检测器、以及一回路滤波器。该数字控制振荡器用以产生一可变信号，受一振荡器调控（ｔｕｎｉｎｇ）字所控制。该振荡器调控字包含有一第一调控字以及一第二调控字。该第二调控字对该数字控制振荡器的一频...

一种全数字化锁相回路，包括：ａ、一个数字控制振荡器；ｂ、一个Ｋ－计数器用以提供第一控制信号给数字控制振荡器；ｃ、一个相位－频率检测器，它接收并比较数字控制振荡器的输出信号与输入信号，根据比较的结果送出一个第二控制信号至Ｋ－计数器。数字控...

一种高频全数字化锁相回路，包括至少一个数字控制振荡器；至少一个Ｋ－计数器，提供一个控制信号至数字控制振荡器；至少一个相位检测器，用来接收由数字控制振荡器输出的信号并与一输入信号比较，由它们的相位差提供第二控制信号给Ｋ－计数器；其中：数字...

一种相位差调整方法，适用于调整一第一信号Ｓ１（θ）与一第二信号Ｓ２（θ＋φ＋Δφ），使其产生与上述第一信号Ｓ１（θ）的相位差为φ的信号，其特征在于，θ和θ＋φ＋Δφ分别表示上述第一信号Ｓ１和第二信号Ｓ２的相位，上述方法包括下列步骤：　　...

一种频率合成器包括，一分数式合成器、一锁定侦测器、一校正装置以及一电流源数组。在一锁定状态下，分数式合成器根据具有一参考频率的一输入信号，提供具有一输出频率的一输出信号。分数式合成器具有一电荷泵，用以输出一需要校正的电流。锁定侦测器侦测...

本发明提出一种比较器，用以比较两输入电压而输出比较结果。比较器包括前置放大器、两个电容、增益单元、开关以及锁存器。于第一期间，前置放大器的输入端耦接至第一电压。第一电容的第一端耦接至前置放大器的第二输入端。第一电容的第二端于第一期间耦接...

一种用来将高速时脉信号转换成低速时脉信号的时脉信号产生器，包含一接收高速时脉信号，并计数其周期的第一计数器，第一计数器数到一个第一预设值便产生一个输出信号；一接收高速时脉信号，并计数其周期的第二计数器，第二计数器数到一个第二预设值也产生...

本发明涉及一种利用改变触发沿的多除数预除器装置，该多除数预除器装置主要包含一除奇数或偶数核心除法器、一除数控制逻辑单元、一奇数插入机制以及一ｎ－级可改变触发沿的除２除法器。本发明采用一可改变各级除２除法器的切换触发沿的逻辑架构，并结合一...