数据传送方法，码元转换电路以及装置制造方法及图纸

在数据传送方法中，对位宽为M(M是3以上的自然数)的数据字符和位宽为N(N是1以上的自然数)的控制字符进行多路复用，并且附加表示上述控制字符是否有效的控制字符有效信号来生成具有M+1或者N+3中的较大一方的位宽的符号码，将上述符号码从并行数据转换成串行数据并输出至传输路，由此来进行数据传送。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及数据传送方法、码元转换电路以及装置。
技术介绍
以往，大规模集成电路(LSI=Large Scale Integrated circuit)间或者具有 LSI 的装置间的信息传输使用相对低速的并行数据总线。但是，并行数据总线虽然能够简易地耦合于LSI间或者装置间，但是由于会在信号间发生偏斜，所以难以提高信息传输能力。于是，近年来LSI间或者装置间的耦合使用相对高速的串行总线。作为进行高速串行传输的典型的例子，已知有PCI (Peripheral Component Interconnect)超高速(以下称为PCI Express)。在该PCI Express中，为了能够进行高速串行传输，采用了被称为8B10B方式的编码方式(例如专利文献1)。该8B10B方式除了被用于PCI Express之外，还被用于以太网(Ethernet)、光纤通道(Fiber Channel)、IEEE 1394等中。8B10B方式大致区分有以下的2个特征。第1个特征是，对图1所示的被称为D字符的256种类的8位数据字符和图2所示的12种类的被称为K字符的控制字符进行多路复用，利用3位和5位的查找表LUT来转换成10位的符号码进行传输。图1作为一例，表示了根据8位的D字符、K字符、控制字符有效信号和差异值，利用查找表LUT来输出10位符号码的情况。图2表示K字符的码元、符号、名称以及含义。第2个特征是，由于在10位符号中定义为只有最大5位的连续的位值出现，所以在10位符号中一定包含1次以上的位值的变化，在接收侧装置中容易进行时钟再生。另外，位值的变化指的是位的值从0变成1， 或者从1变成0。另外，在以往的8B10B方式中，由于串行传送时的开销(overhead)较大，所以串行总线的带宽消耗较多。具体而言，由于8位的数据字符被转换成10位，所以带宽增加了 25%。另外，在以往的8B10B方式中，在进行数据的转换时会产生因利用查找表LUT而导致的不良后果。也就是说，由于转换所用的查找表LUT的电路量较大，所以延迟时间较大。 具体而言，由于在从8位向10位(及其反向处理)转换时需要利用3位以及5位的转换表， 所以延迟时间较大。并且，在以往的8B10B方式中，将8位数据分割成3位和5位，并利用查找表LUT 来转换成10位符号，因此纠错性变差。也就是说，当在传输路中发生了 1位错误时，在将10 位符号返回至8位数据时会发生最大4位的错误。图3是说明包含8B10B码元转换电路的串行总线的数据的流程的图。在发送侧装置1中，利用8B10B码元转换电路2将8位宽的并行数据转换成10位符号码。该符号码经由串行总线5在发送侧装置1和接收侧装置3之间传输。在接收侧装置3中，利用10B8B 码元转换电路4，按照与发送侧装置1相反的顺序将接收到的10位符号码转换成8位接收数据。4为了便于说明，假设发送侧数据为16进制数57(图3中记载为2进制数 01010111)。在该发送侧数据为D字符的情况下，利用8B10B转换电路2进行转换得到的结果是，成为16进制数055 (图3中记载为2进制数0001010101)。若假定该10位符号码在经由传输路、即串行总线5传输时，发生了 1位错误而变成16进制数255(图3中位0从0 变成1)，则该符号数据被接收侧的10B8B码元转换电路4转换后的结果是，成为16进制数 49 (图3中记载为2进制数01001001)。对作为发送侧数据的2进制数01010111和作为接收侧数据的2进制数01001001进行比较可知，4位发生了变化。S卩，串行总线5中的1位的错误在送接收数据侧成为4位错误，错误位增加。专利文献1 日本特开昭59-10056号公报专利文献2 日本特开2004-80300号公报专利文献3 日本特表2006-502679号公报专利文献4 日本特开2007-325 号公报非专利文献1 :PCI Express Base Specification Revision 2. 0，PCI-SIG， December 20,2006在以往的利用8B10B方式的数据传送方法中，存在着难以实现减少串行传输时的总线的开销，有效利用总线的带宽的问题。
技术实现思路
于是，本专利技术的目的在于，提供一种能够减少串行传输时的总线的开销，有效利用总线的带宽的数据传送方法、码元转换电路以及装置。根据本专利技术的一个观点，提供了一种数据传送方法，将位宽为M(M是3以上的自然数)的数据字符和位宽为N(N是1以上的自然数)的控制字符多路复用，并且附加表示上述控制字符是否有效的控制字符有效信号来生成具有M+1或者N+3中的较大一方的位宽的符号码，并将上述符号码从并行数据转换成串行数据来输出至传输路，由此进行数据传送。根据本专利技术的一个观点，提供了一种码元转换电路，具备将位宽为M(M是3以上的自然数)的数据字符和位宽为N(N是1以上的自然数)的控制字符多路复用的第1电路、 和对上述第1电路的输出附加表示上述控制字符是否有效的控制字符有效信号来生成具有M+1或者N+3中的较大一方的位宽的符号码的第2电路，上述符号码被从并行数据转换成串行数据，并被输出至传输路。根据本专利技术的一个观点，提供一种装置，具备码元转换电路，其具有将位宽为 M(M是3以上的自然数)的数据字符和位宽为N(N是1以上的自然数)的控制字符多路复用的第1电路、和对上述第1电路的输出附加表示上述控制字符是否有效的控制字符有效信号来生成具有M+1或者N+3中的较大一方的位宽的符号码的第2电路；和将上述符号码从并行数据转换成串行数据并输出至传输路的转换电路。根据公开的数据传送方法、码元转换电路和装置，能够减少串行传输时的总线的开销，有效利用总线的带宽。附图说明图1是说明D字符的图。图2是说明K字符的图。图3是说明包含8B10B码元转换电路的串行总线的数据的流程的图。图4是说明本专利技术的一实施例中的码元转换电路的图。图5是说明符号码的定义的一例的图。图6是说明控制字符的定义的一例的图。图7是说明控制字符的定义的其他例子的图。图8是表示能够使用实施例中的数据传送方法、码元转换电路以及装置的信息处理装置的框图。图9是表示发送侧装置内的码元转换电路和接收侧装置内的码元转换电路的框图。图10是说明发送侧码元转换电路的输入输出的图。图11是表示发送侧码元转换电路的构成的一例的电路图。图12是表示用于说明发送侧码元转换电路的动作的真值表的图。图13是说明接收侧码元转换电路的输入输出的图。图14是表示接收侧码元转换电路的构成的一例的电路图。图15是表示用于说明接收侧码元转换电路的动作的真值表的图。图16是表示本专利技术的其他实施例中的发送侧装置内的码元转换电路和接收侧装置内的码元转换电路的框图。图17是说明每个信道的位分配的一例的图。图18是说明72位并行数据总线的位分配的一例的图。具体实施例方式在公开的数据传送方法、码元转换电路以及装置中，为了在伴随着串行并行转换的串行传送中实现所希望的传送效率(或者传输效率)，对要传送(或者发送)的字符附加表示控制字符是否有效的控制字符有效信号，由此对数据字符和控制字符进行多路复用来传送(或者发送)。在传送数据字符的情况下，将数据字符的规定位的反转值设为控制字符有效本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：冈田诚之，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：