一种D触发器制造技术

一种D触发器，包括：第一反相器U1、带有控制端的第二反相器U2，带有控制端的第三反相器U3、第四反相器U4以及第五反相器U5；D触发器的时钟信号连接第一反相器U1的输入端，所述时钟信号在第一电平时，时钟信号控制带有控制端的第二反相器U2将输入信号的反相信号锁存至带有控制端的第二反相器U2中，所述时钟信号在第二电平时，时钟信号控制带有控制端的第三反相器U3将输入信号锁存至带有控制端的第三反相器中。根据时钟信号所在的不同电平，分别将输入信号锁存在带有控制端的第二反相器和带有控制端的第三反相器中，然后经过第四反相器和第五反相器输出，这种电路结构简单，信号的延迟减小。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及集成电路领域，具体涉及一种D触发器。
技术介绍
现有高速d触发器常采用图1所示的电路结构；该电路的工作原理是当CK为‘1’ 时，D信号被采样反相保存到M3管的漏极节点的寄生电容上；M4的漏极电压这时为‘0’ ；M8 管的源极电压为’ 1’。当CK变为‘0’后，D信号就通过反相保存到M3管的漏极节点的寄生电容上的电压传递到M4的漏极电压上，这时M4的漏极电压的高低反应了输入信号D的高低；M4的漏极电压将D信号反相传递到M7的漏极，M7的漏极电压和输入D信号是反相的； M7的漏极电压经Mll和MlO组成的反相器反相传递到输出端Q，输出端Q电压反应了输入信号D的高低；输出端Q电压经M12和M13组成的反相器反相传递到输出端NQ，输出端 NQ电压和输入信号D是反相的。这样便完成了 D触发器的采样输出功能，该D触发器是时钟下降沿触发的触发器。这种触发器的电路结构复杂，并且从输入D信号到D触发器的反向输出端NQ的路径需要经过五级，使得信号延迟较长。
技术实现思路
本技术为解决现有技术D触发器结构复杂并且信号延迟较长的问题，从而提供了一种电路结构简单、信号延迟较短的D触发器。为解决上述技术问题，本技术提供如下技术方案一种D触发器，包括第一反相器、带有控制端的第二反相器，带有控制端的第三反相器、第四反相器以及第五反相器；带有控制端的第二反相器的输出端连接带有控制端的第三反相器的输入端，带有控制端的第三反相器的输出端连接第四反相器的输入端，第四反相器的输出端连接第五反相器的输入端，所述第四反相器的输出为D触发器的反相输出端，第五反相器的输出端为D触发器的同相输出端；D触发器的时钟信号连接第一反相器的输入端，所述时钟信号在第一电平时，时钟信号控制带有控制端的第二反相器将输入信号锁存至带有控制端的第二反相器中，所述时钟信号在第二电平时，时钟信号控制带有控制端的第三反相器将输入信号锁存至带有控制端的第三反相器中。进一步地，带有控制端的第二反相器包括依次串联的第一开关、第一 NMOS管、第一PMOS管和第二开关，第一 NMOS管和第一 PMOS管组成第二反相器，第二反相器的输入端为带有控制端的第二反相器的输入端，第二反相器的输出端为带有控制端的第二反相器的输出端，所述时钟信号控制第一开关和第二开关同时导通和关断。优选地，所述第一开关为NMOS管。优选地，所述第二开关为PMOS管。进一步地，带有控制端的第三反相器包括依次串联的第三开关、第二 NMOS管、第二PMOS管和第四开关，第二 NMOS管和第二 PMOS管组成第三反相器，第三反相器的输入端为带有控制端的第三反相器的输入端，第三反相器的输出端为带有控制端的第三反相器的输出端，所述时钟信号控制第三开关和第四开关同时导通和关断。优选地，所述第三开关为NMOS管。优选地，所述第四开关为PMOS管。与现有技术相比，本技术具有如下有益效果本技术提供的一种D触发器，根据时钟信号所在的不同电平，分别将输入信号锁存在带有控制端的第二反相器和带有控制端的第三反相器中，然后经过第四反相器和第五反相器输出，这种电路结构简单，从输入信号到D触发器的反向输出端只经过了三级路径，信号的延迟减小。附图说明图1是现有技术D触发器电路原理图。图2是本技术第一实施例D触发器电路原理图。图3是本技术第二实施例D触发器电路原理图。图4是本技术实施例D触发器符号示意图。图5是本技术实施例应用D触发器形成的二分频器示意图。图6是本技术实施例应用D触发器形成的三分频器示意图。图7是本技术实施例应用D触发器形成的可选择四分频器或五分频器示意图。图8是图7中简化了的四分频器示意图。图9是图7中简化了的五分频器示意图。具体实施方式为了使本技术所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。图2是本技术第一实施例D触发器电路原理图；公开了一种D触发器，包括 第一反相器U1、带有控制端的第二反相器U2，带有控制端的第三反相器U3、第四反相器U4 以及第五反相器TO ；带有控制端的第二反相器U2的输出端连接带有控制端的第三反相器 U3的输入端，带有控制端的第三反相器的输出端U3连接第四反相器U4的输入端，第四反相器U4的输出端连接第五反相器TO的输入端，所述第四反相器U4的输出为D触发器的反相输出端，第五反相器TO的输出端为D触发器的同相输出端；D触发器的时钟信号连接第一反相器Ul的输入端，所述时钟信号CK在第一电平时，时钟信号CK控制带有控制端的第二反相器U2将输入信号的反相信号锁存至带有控制端的第二反相器U2中，所述时钟信号CK 在第二电平时，时钟信号CK控制带有控制端的第三反相器U3将输入信号锁存至带有控制端的第三反相器U3中。根据时钟信号CK所在的不同电平，分别将输入信号锁存在带有控制端的第二反相器U2和带有控制端的第三反相器U3中，然后经过第四反相器U4和第五反相器U5输出，这种电路结构简单，从输入信号到D触发器的反向输出端只经过了三级路径， 信号的延迟减小。本实施例中，带有控制端的第二反相器U2包括依次串联的第一开关Si、第一 NMOS 管Mil、第一 PMOS管M12和第二开关S2，第一 NMOS管Mll和第一 PMOS管M12组成第二反相器，第二反相器的输入端为带有控制端的第二反相器U2的输入端，第二反相器的输出端为带有控制端的第二反相器U2的输出端，时钟信号CK控制第一开关和第二开关同时导通和关断。带有控制端的第三反相器U3包括依次串联的第三开关S3、第二 NMOS管M13、第二 PMOS管M14和第四开关S4，第二 NMOS管M13、和第二 PMOS管M14组成第三反相器，第三反相器的输入端为带有控制端的第三反相器U3的输入端，第三反相器的输出端为带有控制端的第三反相器U3的输出端，所述时钟信号控制第三开关S3和第四开关S4同时导通和关断。第一反相器Ul将时钟信号CK反相输出反相时钟信号NCK，时钟信号CK为高电平时，第一开关Sl和第二开关S2均断开，第三开关S3和第四开关S4均导通；时钟信号CK为低电平时，第一开关Sl和第二开关S2均导通，第三开关S3和第四开关S4均断开。图3是本技术第二实施例D触发器电路原理图；在图2的基础上，其中第一开关Sl为NMOS管，第二开关S2为PMOS管，第三开关S3为NMOS管，第四开关S4为PMOS管。 本实施例中时钟信号控制第二开关S2和第三开关S3，第一反相器Ul输出的时钟信号的反信号控制第一开关Sl和第四开关S4。本实施例设定高点平表示为‘1’，低电平表示为‘0’。工作原理为当时钟信号CK 为‘0’时，输入信号D被采样反相信号保存到第一 NMOS管Mll的漏极节点的寄生电容上。 当时钟信号CK变为‘1’时，第一 NMOS管Mll的漏极电压反相传递到第二 NMOS管M13的漏极，这时第二 NMOS管M13的漏极电压反映了被采样的输入信号D;第二NMOS管M13的漏极电压经第四反相器U4反相传递到D触发器的反相输出端NQ，D触发器的反相输出端NQ 电压和被采本文档来自技高网...

【技术保护点】
１．一种Ｄ触发器，其特征在于，包括：第一反相器、带有控制端的第二反相器，带有控制端的第三反相器、第四反相器以及第五反相器；带有控制端的第二反相器的输出端连接带有控制端的第三反相器的输入端，带有控制端的第三反相器的输出端连接第四反相器的输入端，第四反相器的输出端连接第五反相器的输入端，所述第四反相器的输出为Ｄ触发器的反相输出端，第五反相器的输出端为Ｄ触发器的同相输出端；Ｄ触发器的时钟信号连接第一反相器的输入端，所述时钟信号在第一电平时，时钟信号控制带有控制端的第二反相器将输入信号的反相信号锁存至带有控制端的第二反相器中，所述时钟信号在第二电平时，时钟信号控制带有控制端的第三反相器将输入信号锁存至带有控制端的第三反相器中。

【技术特征摘要】
1.一种D触发器，其特征在于，包括第一反相器、带有控制端的第二反相器，带有控制端的第三反相器、第四反相器以及第五反相器；带有控制端的第二反相器的输出端连接带有控制端的第三反相器的输入端，带有控制端的第三反相器的输出端连接第四反相器的输入端，第四反相器的输出端连接第五反相器的输入端，所述第四反相器的输出为D触发器的反相输出端，第五反相器的输出端为D触发器的同相输出端；D触发器的时钟信号连接第一反相器的输入端，所述时钟信号在第一电平时，时钟信号控制带有控制端的第二反相器将输入信号的反相信号锁存至带有控制端的第二反相器中，所述时钟信号在第二电平时， 时钟信号控制带有控制端的第三反相器将输入信号锁存至带有控制端的第三反相器中。2.根据权利要求1所述的D触发器，其特征在于，带有控制端的第二反相器包括依次串联的第一开关、第一 NMOS管、第一 PMOS管和第二开关，第一 NMOS管和第一 PMOS管...

【专利技术属性】
技术研发人员：刘辉，傅璟军，胡文阁，
申请(专利权)人：比亚迪股份有限公司，
类型：实用新型
国别省市：94