集成电路及其操作方法技术

本发明专利技术涉及集成电路及其操作方法。集成电路包括一主-从触发器、一选择逻辑电路以及一通道结构。选择逻辑电路选择使能或禁能至少一时钟信号。通道结构根据被使能的时钟信号，将一数据信号传送至主-从触发器。由于选择逻辑是设计在时钟路径之中，而不是在数据路径之中，故可大幅降低此设定时间。借由将选择逻辑设计在时钟路径之中，而不是在数据路径之中，可降低数据信号的上升边缘及下降边缘的时间，因而优于公知技术。然而，由于触发器电路的时钟信号及反相时钟信号并不会经过选择逻辑，因此，输入时钟信号与输出/反馈信号之间的延迟并不会受到影响。

【技术实现步骤摘要】

本专利技术涉及一种，特别涉及一种扫描/扫描使能D型触发器(scan/scan D flip-flop)及操作触发器的方法。
技术介绍
一般而言，在半导体领域中，经常使用扫描/扫描使能D型触发器(scan/scan D flip-flop)。在半导体芯片中，扫描/扫描使能D型触发器可用以测试装置。举例而言，扫描/扫描使能D型触发器可接收扫描输入，以测试芯片的逻辑电路。扫描/扫描使能D型触发器一般具有一电路，其是插置在数据信号路径之中，用以选择性地挑选所需的信号给予触发器。举例而言，多工器可能设置在数据路径中，用以选择性地输出一数据信号、一反馈信号或是一扫描输入信号。然而，潜在的延迟存在于电路的输出端，此延迟将进入触发器中，使得所挑选的信号的设定时间(set-up time)增加。当设定时间增加时，将会影响信号的同步性，而使得集成电路设计困难。另外，当设定时间增加时， 可能会降低扫描/扫描使能D型触发器的效能，因此，降低标准单元数据库(standard cell library)0当设定时间较短时，设计者不需借由延迟部分信号，同步化进入扫描/扫描使能D 型触发器的信号，故可使芯片的设计本文档来自技高网...

【技术保护点】
１．一种集成电路，包括：一主－从触发器；一选择逻辑电路，用以选择性地使能或禁能至少一时钟信号；以及一通道结构，根据被使能的时钟信号，传送一数据信号给予该主－从触发器。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴苗松，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71