迟滞控制转换电路和供电系统技术方案

本发明专利技术实施例公开了一种迟滞控制转换电路和供电系统，电路包括串联在电压输入端与接地端之间的PMOS管和NMOS管、串联在电压输出端与所述接地端之间的第一分压电阻串、比较器和逻辑控制器，所述比较器的输出端连接在所述逻辑控制器的输入端，所述逻辑控制器的两个输出端分别连接所述PMOS管和所述NMOS管的栅极，所述迟滞控制转换电路还包括：负反馈模块，连接在所述电压输出端与所述比较器的输入端之间，用于对所述迟滞控制转换电路的输出电压进行负反馈控制，将所述输出电压箝位为预设基准电压。本发明专利技术还提供了一种供电系统。本发明专利技术消除了迟滞BUCK的输出电压误差。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电子技术，尤其涉及一种迟滞控制转换电路和供电系统。
技术介绍
直流转直流(Direct Current-Direct Current ；以下简称DC_DC)转换器为转变输入电压后有效输出固定电压的电压转换器，其目前广泛应用于手机、MP3、数码相机、便携式媒体播放器等产品中。DC-DC转换器通常分为降压转换器(BUCK)、升压转换器(BOOST) 以及升降压转换器(BUCK-BOOST)，其中，BUCK为将输入的直流电压转换为更低的输出直流电压的装置，迟滞控制方式为BUCK的一种控制模式。图1为现有技术中的迟滞控制BUCK电路的结构示意图，如图1所示，其为现有技术中的一种迟滞控制BUCK电路，其中，P沟道金属氧化物半导体(Positive Channel Metal Oxide Semiconductor ；以下简称PM0S)管1和N沟道金属氧化物半导体(Negative Channel Metal Oxide kmiconductor ；以下简称NM0S)管2分别表示一个到电源和到地的开关，当不考虑电感的寄生串联电阻时，输出电压Vo与LX端的电压近似相等，则电压Vf为输出电压Vo的分压，即&Vf低于比较器(comparator^的基准电压Vref时，PMOS管1导通，NMOS管2关闭，电感L的LX端被连接到输入电压Vin上，则流过电感的电流增加，使得输出电压增加，进而使得Vf增加；当^增加到比Vref高时，PMOS管 1关闭，NMOS管2打开，则电流下降，使得输出电压下降，进而使得Vf下降；当Vf下降到低于Vref时，则电路又重复上述过程。在实现本专利技术的过程中，专利技术人发现现有技术至少存在如下技术问题只有当Vf 等于Vref时，输出电压V。ut与希望输出的电压「ref相等，当Vf大于或小于Vref时，kI输出电压与希望输出的电压不相等；而实际电路中Vf的电压值由于电路结构和电感的寄生串联电阻的影响与Vref不相等，使得输出电压与希望输出的电压之间存在误差。
技术实现思路
本专利技术实施例在于提供一种迟滞控制转换电路和供电系统，解决因实际电路中输出电压值大小不稳定所导致的输出电压与希望输出的电压之间存在误差的缺陷，消除迟滞 BUCK的输出电压误差问题，提高迟滞BUCK的输出电压精度。为了实现上述目的，本专利技术实施例提供了一种迟滞控制转换电路，包括串联在电压输入端与接地端之间的P沟道金属氧化物半导体PMOS管和N沟道金属氧化物半导体 NMOS管、串联在电压输出端与所述接地端之间的第一分压电阻串、比较器和逻辑控制器，所述比较器的输出端连接在所述逻辑控制器的输入端，所述逻辑控制器的两个输出端分别连接所述PMOS管和所述NMOS管的栅极，所述迟滞控制转换电路还包括负反馈模块，连接在所述电压输出端与所述比较器的输入端之间，用于对所述迟滞控制转换电路的输出电压进行负反馈控制，将所述输出电压箝位为预设基准电压。本专利技术实施例提供了一种供电系统，包括输入电源、负载电路和上述迟滞控制转换电路。本专利技术实施例提供的一种迟滞控制转换电路和供电系统，通过在迟滞控制转换电路的电压输出端与比较器的输入端之间设置负反馈模块，对迟滞控制转换电路的输出电压进行负反馈控制，并将该输出电压箝位为预设基准电压；本实施例解决了因实际电路中输出电压值大小不稳定所导致的输出电压与希望输出的电压之间存在误差的缺陷，消除了迟滞BUCK的输出电压误差，提高了迟滞BUCK的输出电压精度。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为现有技术中的迟滞控制BUCK电路的结构示意图；图2为本专利技术迟滞控制转换电路实施例一的结构示意图；图3为本专利技术迟滞控制转换电路实施例二的结构示意图；图4为本专利技术迟滞控制转换电路实施例三的结构示意图；图5为本专利技术迟滞控制转换电路实施例四的结构示意图。具体实施例方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。图2为本专利技术迟滞控制转换电路实施例一的结构示意图，如图2所示，本实施例提供了一种迟滞控制转换电路，可以具体包括PMOS管1、NM0S管2、第一分压电阻串3、比较器 4和逻辑控制器5。其中，PMOS管1和NMOS管2彼此串联连接在迟滞控制电路的电压输入端Vin和接地端，可以将PMOS管1漏极极与NMOS管2的源极相连；第一分压电阻串3可以由相互串联的第一分压电阻Rl和第二分压电阻R2构成，第一分压电阻串3串联在迟滞控制电路的电压输出端Vo与接地端之间；比较器4包括两个输入端和一个输出端，其输出端连接在逻辑控制器5的输入端上；而逻辑控制器5的两个输出端分别连接在PMOS管1和 NMOS管2的栅极。本实施例中的迟滞控制转换电路还可以包括负反馈模块6，该负反馈模块6连接在电压输出端Vo与比较器4的输入端之间，该负反馈模块6用于对迟滞控制转换电路的输出电压进行负反馈控制，将输出电压箝位为基准电压。本实施例中的负反馈模块6通过获取输出电压，将输出电压进行负反馈控制，生成输出电压的负反馈信号，根据负反馈信号减小输入到比较器4中的比较值。由此可知，当输出电压增大时，通过负反馈处理，比较器的比较值减小，进而在比较器和逻辑控制器的控制之下，使得PMOS管关闭，NMOS管打开，电压输入端Vin与电压输出端的通路断开，则流入到电压输出端的电流下降，使得输出电压减小；相反地，当输出电压减小时，通过负反馈处理，比较器的比较值增大，进而在比较器和逻辑控制器的控制之下，使得PMOS管打开，NMOS管关闭，电压输入端Vin通过PMOS管连接到电压输出端，则流入到电压输出端的电流增大，使得输出电压增加；因此，实现将输出电压箝位为一个稳定的预设基准电压，该预设基准电压的电压值可以为基准电压值的倍数，此处可以具体为Vref* (Rl+R2)/R2。本实施例提供了一种迟滞控制转换电路，通过在迟滞控制转换电路的电压输出端与比较器的输入端之间设置负反馈模块，对迟滞控制转换电路的输出电压进行负反馈控制，并将该输出电压箝位为预设基准电压；本实施例解决了因实际电路中输出电压值大小不稳定所导致的输出电压与希望输出的电压之间存在误差的缺陷，消除了迟滞BUCK的输出电压误差，提高了迟滞BUCK的输出电压精度。图3为本专利技术迟滞控制转换电路实施例二的结构示意图，如图3所示，本实施例提供了一种具体的迟滞控制转换电路，可以具体包括串联连接在迟滞控制电路的电压输入端 Vin和接地端的PMOS管1和NMOS管2、由第一分压电阻Rl和第二分压电阻R2构成的第一分压电阻串3、比较器4和逻辑控制器5。其中，第一分压电阻串3串联在NMOS管和PMOS管的连接点LX与接地端之间，且连接点LX与电压输出端Vo之间串联本文档来自技高网...

【技术保护点】
１．一种迟滞控制转换电路，包括串联在电压输入端与接地端之间的Ｐ沟道金属氧化物半导体ＰＭＯＳ管和Ｎ沟道金属氧化物半导体ＮＭＯＳ管、串联在电压输出端与所述接地端之间的第一分压电阻串、比较器和逻辑控制器，所述比较器的输出端连接在所述逻辑控制器的输入端，所述逻辑控制器的两个输出端分别连接所述ＰＭＯＳ管和所述ＮＭＯＳ管的栅极，其特征在于，所述迟滞控制转换电路还包括：负反馈模块，连接在所述电压输出端与所述比较器的输入端之间，用于对所述迟滞控制转换电路的输出电压进行负反馈控制，将所述输出电压箝位为预设基准电压。

【技术特征摘要】
【国外来华专利技术】1.一种迟滞控制转换电路，包括串联在电压输入端与接地端之间的P沟道金属氧化物半导体PMOS管和N沟道金属氧化物半导体NMOS管、串联在电压输出端与所述接地端之间的第一分压电阻串、比较器和逻辑控制器，所述比较器的输出端连接在所述逻辑控制器的输入端，所述逻辑控制器的两个输出端分别连接所述PMOS管和所述NMOS管的栅极，其特征在于，所述迟滞控制转换电路还包括负反馈模块，连接在所述电压输出端与所述比较器的输入端之间，用于对所述迟滞控制转换电路的输出电压进行负反馈控制，将所述输出电压箝位为预设基准电压。2.根据权利要求1所述的电路，其特征在于，所述负反馈模块包括第二分压...

【专利技术属性】
技术研发人员：陈亮，谢强，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94