System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及半导体制造领域,特别是涉及一种半导体结构,还涉及一种半导体结构的制造方法。
技术介绍
1、一个完整的集成电路通常是把许多个不同的器件制造在同一块半导体硅片上,所以必须加入隔离结构对不同器件单元进行绝缘隔离。
2、一种示例性的隔离结构是使用pn结对不同的器件单元进行隔离。业界希望通过优化的隔离结构设计能够使器件获得更高的耐压(即更高的击穿电压)。另外,在保证半导体器件性能不受影响的前提下,缩短半导体器件尺寸(尺寸通常是纳米级)一直是半导体行业致力解决的技术难题和挑战。
技术实现思路
1、基于此,有必要提供一种具有隔离结构的半导体结构及其制造方法,其具有较高的耐压。
2、一种半导体结构,包括:隔离盆,具有第一导电类型;注入辅助结构,为多个被填充物所填充的沟槽;第一阱区,具有第一导电类型,从所述注入辅助结构的底部继续向下延伸,位于所述隔离盆下方;第二阱区,具有第一导电类型,位于所述隔离盆下方、所述第一阱区上方;所述注入辅助结构在竖直方向上穿入所述第二阱区,所述第二阱区与所述第一阱区和隔离盆直接接触。
3、上述半导体结构,通过设置注入辅助结构,可以形成深度更深的第一阱区,因此纵向耐压结构(隔离盆、第二阱区及第一阱区)的深度更深,能够耐受更高的电压。并且深度更深的第一阱区能够使作为隔离结构的该半导体结构中耗尽线的曲率半径增大,降低体内的电场强度,从而有效地改善器件的可靠性,提升器件耐压。此外,由于耗尽线的变化,在相同的器件耐压下,可以有效减小
4、在其中一个实施例中,所述隔离盆在所述第一阱区的上表面的正投影完整覆盖所述第一阱区。
5、在其中一个实施例中,所述隔离盆在所述第二阱区的上表面的正投影完整覆盖所述第二阱区。
6、在其中一个实施例中,所述第一阱区是与各所述沟槽一一对应的独立区域。
7、在其中一个实施例中,所述第一阱区是在各所述沟槽下方相互连通的大片区域。
8、在其中一个实施例中,所述第一阱区包括多个相互不连通的小区域、且每个所述小区域位于至少一个所述沟槽的下方。
9、在其中一个实施例中,所述半导体结构还包括设于所述第二阱区中的第一导电类型埋藏区。
10、在其中一个实施例中,所述第一导电类型埋藏区的掺杂浓度大于所述隔离盆、第二阱区及第一阱区的掺杂浓度。
11、在其中一个实施例中,所述半导体结构是高压集成电路,所述隔离盆是高压隔离盆。
12、在其中一个实施例中,所述半导体结构还包括位于所述隔离盆中的高侧驱动电路。
13、在其中一个实施例中,所述半导体结构还包括:低压阱区,具有第二导电类型,与所述隔离盆相邻,所述第一导电类型和第二导电类型为相反的导电类型;低侧驱动电路,位于所述低压阱区中。
14、在其中一个实施例中,所述半导体结构还包括:绝缘隔离结构,位于所述隔离盆和低压阱区的交界处及附近。
15、在其中一个实施例中,所述半导体结构还包括:第二导电类型埋藏区,位于所述低压阱区下方,且与所述低压阱区直接接触。
16、在其中一个实施例中,所述第二导电类型埋藏区的掺杂浓度大于所述低压阱区的掺杂浓度。
17、在其中一个实施例中,所述半导体结构还包括:衬底,具有第二导电类型,所述第一阱区、第二阱区及第二导电类型埋藏区位于所述衬底中。
18、在其中一个实施例中,各所述沟槽从所述隔离盆的底部向下延伸。
19、在其中一个实施例中,各所述沟槽从所述隔离盆的顶部向下延伸。
20、一种半导体结构的制造方法,包括:获取形成有多个沟槽的晶圆;通过离子注入在所述多个沟槽的下方形成第一导电类型离子注入区;在所述多个沟槽中填充填充物;热处理使所述第一导电类型离子注入区扩散形成第一阱区;其中,所述晶圆还包括位于所述第一阱区上的第二阱区,和位于所述第二阱区上的隔离盆,所述第二阱区由所述晶圆中的第一导电类型掺杂区通过所述热处理步骤扩散形成,各所述沟槽穿入所述第二阱区;所述隔离盆具有第一导电类型。
21、上述半导体结构的制造方法,通过沟槽来进行注入,无需使用高能注入设备就可以形成具有大深度的第一阱区,因此纵向耐压结构(隔离盆、第二阱区及第一阱区)的深度更深,能够耐受更高的电压。并且深度更深的第一阱区能够使作为隔离结构的该半导体结构中耗尽线的曲率半径增大,降低体内的电场强度,从而有效地改善器件的可靠性,提升器件耐压。此外,由于耗尽线的变化,在相同的器件耐压下,可以有效减小横向漂移区的尺寸。
22、在其中一个实施例中,所述第一导电类型掺杂区是在所述通过离子注入在所述多个沟槽的下方形成第一导电类型离子注入区的步骤之后、所述热处理步骤之前通过离子注入形成,所述热处理使所述第一导电类型离子注入区扩散形成第一阱区、第一导电类型掺杂区扩散形成第二阱区的步骤之后,还包括在所述第二阱区上形成外延层的步骤,以及在所述外延层中形成所述隔离盆的步骤。
23、在其中一个实施例中,所述获取形成有多个沟槽的晶圆的步骤中,获取的晶圆中形成有所述第一导电类型掺杂区和所述第一导电类型掺杂区上的隔离盆,各所述沟槽从所述隔离盆的顶部向下延伸。
24、在其中一个实施例中,所述半导体结构是高压集成电路,所述隔离盆是高压隔离盆。
25、在其中一个实施例中,所述方法还包括形成与所述隔离盆相邻的低压阱区;所述低压阱区具有第二导电类型,所述第一导电类型和第二导电类型为相反的导电类型;所述隔离盆用于在其中设置高侧驱动电路,所述低压阱区用于在其中设置低侧驱动电路。
26、在其中一个实施例中,所述方法还包括在所述隔离盆和低压阱区的交界处及附近形成绝缘隔离结构。
27、在其中一个实施例中,所述形成绝缘隔离结构的步骤之前还包括形成第二导电类型埋藏区;所述低压阱区位于所述第二导电类型埋藏区上。
28、在其中一个实施例中,所述形成绝缘隔离结构的步骤之前还包括在所述第二阱区中形成第一导电类型埋藏区。
本文档来自技高网...【技术保护点】
1.一种半导体结构,其特征在于,包括:
2.根据权利要求1所述的半导体结构,其特征在于,其特征在于,所述隔离盆在所述第一阱区的上表面的正投影完整覆盖所述第一阱区,所述隔离盆在所述第二阱区的上表面的正投影完整覆盖所述第二阱区;
3.根据权利要求1所述的半导体结构,其特征在于,还包括设于所述第二阱区中的第一导电类型埋藏区。
4.根据权利要求1所述的半导体结构,其特征在于,所述半导体结构是高压集成电路,所述隔离盆是高压隔离盆,所述高压集成电路还包括:
5.根据权利要求4所述的半导体结构,其特征在于,还包括:
6.根据权利要求1所述的半导体结构,其特征在于,各所述沟槽从所述隔离盆的底部向下延伸;或
7.一种半导体结构的制造方法,包括:
8.根据权利要求7所述的半导体结构的制造方法,其特征在于,所述第一导电类型掺杂区是在所述多个沟槽中填充填充物的步骤之后、所述热处理步骤之前通过离子注入形成,在所述热处理使所述第一导电类型离子注入区扩散形成第一阱区、第一导电类型掺杂区扩散形成第二阱区之后,还包括在所述第二阱区
9.根据权利要求7所述的半导体结构的制造方法,其特征在于,所述半导体结构是高压集成电路,所述隔离盆是高压隔离盆,所述方法还包括:
10.根据权利要求9所述的半导体结构的制造方法,其特征在于,所述形成绝缘隔离结构的步骤之前还包括:
...【技术特征摘要】
1.一种半导体结构,其特征在于,包括:
2.根据权利要求1所述的半导体结构,其特征在于,其特征在于,所述隔离盆在所述第一阱区的上表面的正投影完整覆盖所述第一阱区,所述隔离盆在所述第二阱区的上表面的正投影完整覆盖所述第二阱区;
3.根据权利要求1所述的半导体结构,其特征在于,还包括设于所述第二阱区中的第一导电类型埋藏区。
4.根据权利要求1所述的半导体结构,其特征在于,所述半导体结构是高压集成电路,所述隔离盆是高压隔离盆,所述高压集成电路还包括:
5.根据权利要求4所述的半导体结构,其特征在于,还包括:
6.根据权利要求1所述的半导体结构,其特征在于,各所述沟槽从所述隔离盆的底部向下延伸;或...
【专利技术属性】
技术研发人员:何乃龙,张森,邵红,张华刚,
申请(专利权)人:无锡华润上华科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。