抗突波高压保护电路制造技术

本发明专利技术是一种抗突波高压保护电路，设于一输入电源与负载之间的电源回路上，主要由一电压检测电路及一与负载串联的保护开关组成；所述的电压检测电路由电源回路检测输入电源是否出现瞬间高压，若未出现，即保持保护开关的导通状态，若出现瞬间高压则令保护开关转呈开路，以保护负载不受瞬间高压损毁。

【技术实现步骤摘要】

本专利技术是关于一种抗突波高压保护电路，尤指一种输入电源出现突波高 压时能立即切断电源回路以保护负载不致受损的保护电路。
技术介绍
一般电源虽有额定电压的规范，但依然可能出现不稳定状况，例如快速 开关或雷击都可能产生瞬间突波，所述的这些突波所造成的瞬间高压，对于 电器用品的危害十分严重，因此必须加以防范抑制。如图2所示，图2为一种己知的突波保护电路，主要是在负载70的两端 跨设(并联)一保护开关71，所述的保护开关71呈常开状，且其启闭是由一过 电压检测电路72所控制，所述的过电压检测电路72是由电源回路上取得输 入电压，并判断其是否高于一设定的电压值，若未超过，保护开关71维持开 路，负载70的电源回路维持导通，若高于设定电压值，则使保护开关71导 通转呈闭路，此时瞬间大电流将流过保护开关71，而不会通过负载70，借此 可达到保护负载70不受突波损毁的保护目的。尽管前述电路对负载提供了保护措施，但其保护效果并不周延1. 前述电路从检测到高压至开关切换的时间太长，仍有可能造成负载损 伤或损毁。2. 由于是利用切换保护开关将负载的电源回路予以短路，在短路构成期 间强大电流将通过保护开关及电源设备，由于输入电压愈高，短路电流愈大， 当电压大至某极限值时将损伤或损毁电源设备或保护开关本身。
技术实现思路
由上述可知，既有过电压保护电路因反应速度慢无法获致周延的保护目的，且当异常电压太大时将损及保护开关本身或电源设备，故有待进一步检 讨，并谋求可行的解决方案。因此，本专利技术主要目的在提供一种抗突波高压保护电路，其可在输入电 源出现突波高压时，立即切断电源回路以保护负载不致受损，且不虞损及其 本身的元件或电源设。为达成前述目的釆取的主要技术手段是于一输入电源与负载之间的电源回路上设一抗突波高压保护电路，其包括有一保护开关，设于电源回路上而与负载串联，所述的保护开关呈常闭状， 并具有一控制端；一电压检测电路，其至少具有一输入端及一输出端，其输入端与输入电 源连接，其输出端连接至保护开关的控制端；其中所述的电压检测电路用以检测输入电源是否出现瞬间高压，若未出现， 即保持保护开关的常闭状态，若出现瞬间高压则令保护开关转呈开路，至此 电源回路即被切断，遂可保护负载不受瞬间高压损毁；且如是设计将可防止 输入电源的电源设备或保护开关本身受损。附图说明图1为本专利技术的电路图。.图2为传统保护电路的方块图。附图标号10电压检测电路 20保护幵关30负载 70负载71保护开关 72过电压检测电路具体实施例方式有关本专利技术一较佳实施例的详细电路图，请参阅图1所示，其包括有一电压检测电路10与一保护开关20，所述的电压检测电路10至少具有一输入 端及一输出端，其输入端与电源设备连接，以检测输入电源的电压大小，又 其输出端用以控制保护开关20的启闭，又保护开关20与负载30串接，借以 控制负载30与电源设备之间的电源回路是否正常。以下进一步说明前述各元 件的详细电路构造所述的电压检测电路10主要是令一晶体管Q3的基极通过至少一稽纳二 极管与输入电源连接，由稽纳二极管的崩溃电压决定晶体管Q3的导通时机， 于本实施例中，晶体管Q3的基极与输入端之间设有两稽纳二极管ZD1、 ZD2 及两电阻R3、 R4，又其基极与接地端之间设有另一稽纳二极管ZD4，在此状 况下，晶体管Q3的导通时机是在输入端电压大于三组稽纳二极管ZD1、ZD2、 ZD4额定崩溃电压的相加值时。对于所属
具有通常知识者可以理解 的是所述的稽纳二极管的数量与规格可视实际需求而增减调整，于本实施 例中在其中一稽纳二极管ZD2的两端跨接有一跳接开关(JUMPER)JP1，以调 节晶体管Q3的导通时机，简言之，若跳接开关JP1短路，晶体管Q3的导通 时机是在输入端电压大于二组稽纳二极管ZD1、 ZD4额定崩溃电压的相加值 时，稽纳二极管ZD2则因两端短路而未产生作用。又晶体管Q3集极连接至保护开关20的控制端，于本实施例中，所述的 保护开关20为一场效晶体管Q1，前述控制端是指场效晶体管Ql的栅极，而 漏极、源极分别连接负载30与接地端，而通过负载30与输入电源连接以构 成回路。于本实施例中，所述的负载30是由复数发光二极管组成的发光模块， 其仅为举例而已，非用以限定本专利技术的应用对象。由上述说明可了解本专利技术一较佳实施例的具体
技术实现思路
，至于其工作原 理详如以下所述假设电压检测电路10三组稽纳二极管ZD1、 ZD2、 ZD4的崩溃电压相加 为77.1V,则当输入电源的电压未高于77.1V时，三组稽纳二极管ZD1、 ZD2、 ZD4均未不导通，晶体管Q3亦不导通，因此保护开关20的栅极为高电位，其漏、源极之间遂为导通状态，此时负载30可由电源设备供电而正赏:n作。若输入电源出现突波且其电压值超过77.1V，则三组稽纳二极管ZD1、 ZD2、 ZD4崩溃导通，亦使晶体管Q3导通，此时其集极将由高电位转为低电位，而 保护开关20漏、源极间遂由导通转为开路，借此中断负载30的电源回路， 确保负载30不受突波高压毁损。以前述的保护电路设计至少具备以下优点1. 本专利技术由检测高压到切换开关的整个过程，反应速度快，可在极短时 间内对负载构成防护，具备非常周延的保护效果。2. 由于本专利技术是开关控制负载的电源回路通断，因此不会有大电流通过 负载、保护开关或电源设备，从而可以承受的异常电压范围非常大。3. 由于大电流不会通过负载、保护开关或电源设备，故可保护负载、保 护开关不受损毁。权利要求1. 一种抗突波高压保护电路，设于一输入电源与负载之间的电源回路上，其特征在于，所述的抗突波高压保护电路包括有一保护开关，设于电源回路上而与负载串联，所述的保护开关呈常闭状，并具有一控制端；一电压检测电路，其至少具有一输入端及一输出端，其输入端与输入电源连接，其输出端连接至保护开关的控制端；所述的电压检测电路检测输入电源的电压高于一设定值时，即令保护开关转呈开路而切断电源回路。2. 如权利要求1所述的抗突波高压保护电路，其特征在于，所述的电压检测电路主要是令一晶体管的基极通过至少一稽纳二极管与输入端连接，由稽纳二极管的崩溃电压决定晶体管的导通时机，所述的晶体管的集极连接至保护开关的控制端。3. 如权利要求2所述的抗突波高压保护电路，其特征在于，所述的晶体管的基极与输入端之间设有两稽纳二极管及两电阻，又基极与接地端之间设有另一稽纳二极管。4. 如权利要求3所述的抗突波高压保护电路，其特征在于，所述的电压检测电路的其中一稽纳二极管两端跨接有一跳接开关。5. 如权利要求1至4中任一项所述的抗突波高压保护电路，其特征在于，所述的保护开关为一场效晶体管，其栅极构成保护开关的控制端，其漏极、源极分别连接负载与接地端。全文摘要本专利技术是一种抗突波高压保护电路，设于一输入电源与负载之间的电源回路上，主要由一电压检测电路及一与负载串联的保护开关组成；所述的电压检测电路由电源回路检测输入电源是否出现瞬间高压，若未出现，即保持保护开关的导通状态，若出现瞬间高压则令保护开关转呈开路，以保护负载不受瞬间高压损毁。文档编号H02H3/20GK101499641SQ200810003889公开日2009年8月5日 申请日期2008年1月28日 本文档来自技高网...

【技术保护点】
一种抗突波高压保护电路，设于一输入电源与负载之间的电源回路上，其特征在于，所述的抗突波高压保护电路包括有：　一保护开关，设于电源回路上而与负载串联，所述的保护开关呈常闭状，并具有一控制端；　一电压检测电路，其至少具有一输入端及一 输出端，其输入端与输入电源连接，其输出端连接至保护开关的控制端；　所述的电压检测电路检测输入电源的电压高于一设定值时，即令保护开关转呈开路而切断电源回路。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴森渊，
申请(专利权)人：咸瑞科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]