一种滤除低速时钟信号毛刺干扰的方法技术

本发明专利技术公开了一种滤除低速时钟信号毛刺干扰的方法，包括：１．计数器清零，确定计数器的计数门限；２．检测窗口关闭，以本地参考高速时钟的频率为计数频率，计数器开始计数；３．计数器到达计数门限后，打开检测窗口，检测低速时钟信号的有效时钟沿；４．如果检测到有效的时钟沿，则关闭检测窗口，计数器清零，将有效的低速时钟信号作为该低速时钟信号的输出时钟信号；返回执行第２步；５．如果在一定时间内没有检测到有效的时钟沿，则产生时钟丢失告警后结束。本发明专利技术所述方法节省了系统和硬件电路改动来改善所需要的高的成本，提高了低速时钟性能，只需要少量的逻辑资源和一个本地的高速时钟信号，比如ＣＰＵ的时钟，就可以实现干扰的滤除。

【技术实现步骤摘要】

本专利技术涉及数字逻辑电路的时钟、数据采样技术，特别涉及一种时钟信号的毛刺过滤方法。
技术介绍
现有的电路和可编程器件中，对于低速时钟信号一般都直接采用检测该低速时钟的时钟沿来确认信号的有效性，由于检测是始终在进行时钟沿的有效检测，如果在低速时钟信号中有毛刺则非常容易误将该毛刺信号当做低速时钟信号，从而引起数据处理错误。低速时钟信号上的毛刺干扰问题在系统设计和布线时很容易被忽略，而且低速的背板时钟总线，在设计时考虑成本及复杂度问题处理时一般都直接连接进可编程器件中，在可编程器件内部也直接采用检测该低速时钟的时钟沿来确认信号的有效性。一般情况下一条时钟线上有多个可变的负载，单板数量、种类随系统配置不同而变化，导致不可避免的反射等干扰，造成数据传输错误，在可编程器件中就会有毛刺被检测到作为有效的低速时钟信号，这样对于我们正确传送和接收数据产生错误的指示。在目前对于出现这种低速时钟信号上的毛刺干扰，主要通过小的硬件更改，如并接小电容，串电阻等来进行补救，但是这种补救措施很难彻底解决毛刺干扰的问题，如果更改系统设计，则花费的代价又太大。
技术实现思路
本专利技术的目的就是为了克服现有技术中低速时钟干扰的问题，提出。本专利技术的核心思想是考虑到时钟信号是对上升(下降)沿敏感的信号，且时钟是周期性的，如果可靠确定了本次时钟沿的位置，则可以预知下一个时钟沿的位置，即通过另一高速时钟计数产生一个相对狭窄的检测窗口，只在该检测窗口内检测有效的时钟沿，一旦确认有效的时钟沿，该检测窗口立即关闭，检测窗口之外的干扰对系统无影响。，包括下列步骤第一步、计数器清零，确定计数器的计数门限；第二步、检测窗口关闭，以本地参考高速时钟的频率为计数频率，计数器开始计数；第三步、计数器到达计数门限后，打开检测窗口，检测低速时钟信号的有效时钟沿；第四步、如果检测到有效的时钟沿，则关闭检测窗口，计数器清零，将有效的低速时钟信号作为该低速时钟信号的输出时钟信号；返回执行第二步；第五步、如果在一定时间内没有检测到有效的时钟沿，则产生时钟丢失告警后结束。本专利技术提出的方法，主要通过设立检测窗口，只有在检测窗口打开的情况下才开始进行时钟沿的有效检测，因此可以将窗口关闭情况下的毛刺可以被有效滤除。本专利技术所述方法，与现有技术相比，节省了系统和硬件电路改动来改善所需要的高的成本，提高了低速时钟性能。本专利技术实现成本低，只需要少量的逻辑资源和一个本地的高速时钟信号，比如CPU的时钟，就可以实现干扰的滤除。附图说明图1是本专利技术提出的方法的流程图；图2是本专利技术的一个具体实施例的流程图； 图3是图2中的实施例的对应时序图。具体实施例方式下面结合附图和实施例对本专利技术作进一步的详细说明。假设本地参考高速时钟信号频率为fH，低速时钟(有毛刺)信号频率为fL，经计算可得毛刺过滤的时间范围(概率)为1-(fL/fH)*N，其中N为检测窗口宽度，以高速时钟信号的一个周期为单位；要求两个时钟信号的相对频偏要小于(fL/fH)*N*106PPM。检测窗口的最小宽度为一个高速时钟的周期，即N＝1，通常为了逻辑的稳定性，检测窗口宽度一般要大于1。另外，为了获得较好的毛刺滤除效果，fH至少为fL的20倍。目前普通的可编程逻辑器件最高时钟速率小于100MHz，则低速时钟信号一般不超过5MHz。如果时钟是用于数据采集的，则比值可以再小一些。一般两个时钟信号均由晶体振荡器产生，则相对频偏一般优于100PPM，在满足频偏要求的基础上，fH/fL的比值越大，则滤除效果越好。在本专利技术中，可以不限定检测窗口的宽度，使得检测窗口的关闭由检测到有效时钟沿来触发。如图1所示，本专利技术提出的方法包括下列步骤第一步、计数器清零，确定计数器的计数门限。设检测完成后输出的滤除了毛刺的低速时钟信号为fLW，计数门限为COUNTM，其中计数门限COUNTM的计算方法为COUNTM＝〔fH/fL〕的整数值-1(也可以是-2，可以根据具体情况设计)。第二步、检测窗口关闭，以本地参考高速时钟的频率fH为计数频率，计数器开始计数；第三步、计数器到达计数门限COUNTM后，打开检测窗口，检测低速时钟信号的有效时钟沿；第四步、如果检测到有效的时钟沿，则关闭检测窗口，计数器清零，将有效的低速时钟信号作为该低速时钟信号的输出时钟信号，输出时钟fLW的电平维持时间由器件速度决定；返回执行第二步；第五步、如果在一定时间内没有检测到有效的时钟沿，则产生时钟丢失告警后结束。进一步，结合一个实施例对本专利技术的方法作详细说明。如图3所示，以8KHz鉴相电路的应用实例对比说明本专利技术的效果本地参考高速时钟为19.44MHz，分频产生本地8KHz时钟locak8k作为鉴相器的一个输入，ref8k为有毛刺的鉴相器的另外一个输入，两者相对频偏小于10ppm，在检测到有效时钟源后窗口关闭，但窗口宽度保持在2以上(即计数门限值采用“〔fH/fL〕的整数值-2”的方式)。当不采用本专利技术时该鉴相器的输出信号为eclk_old，当采用本专利技术时则该鉴相器的输出信号为eclk_new。假设需要检测的低速时钟信号(有毛刺)频率为fL＝8KHz；作为参考的本地高速时钟信号频率为fH＝19.44MHz；计数器为COUNT，确定计数门限值为COUNTM＝〔19.44MHz/8KHz〕-2＝2428，由于我们通常使用计数器都是采用从零开始计数，因此此处COUNTM＝2427。如图2所示第二步，COUNT开始初始化为零值，假定此时的fL是有效的低速时钟的开始(可能是毛刺)，作为8KHz的时钟输出。检测窗口此时是关闭的；第三步，采用19.44MHz的频率，COUNT开始计数；第四步，当COUNT计数到达2427时，打开检测窗口，开始检测fL信号是否出现有效的时钟沿；第五步，如果“第二步”中假定的计数开始时刻确实是低速时钟的有效信号开始的时刻，则在“第四步”中COUNT计数到2427后，等待2个fH信号脉冲左右，就可以检测到有效的低速时钟信号的时钟沿；如果“第二步”中假定的开始时刻不是有效的低速时钟的开始时刻，而是叠加在低速时钟信号上的毛刺信号，则在“第四步”中COUNT计数到2427后，可能会等待超过2个fH信号脉冲的时间，才会检测到有效的低速时钟信号的时钟沿，以此作为输出时钟信号，则可以将在“第二步”中误作为低速时钟有效信号的毛刺信号滤除掉；在同样的计数周期后打开检测窗口开始检测第二个低速时钟的有效时钟沿，输出准确的低速时钟信号。第六步，检测到有效的时钟沿后，检测窗口关闭，计数器COUNT清零，将此时的滤除了毛刺的有效信号fL提供作为鉴相器的参考时钟时钟ref8k，于是得到我们需要的eclk_new鉴相时钟。重复“第三步”到“第六步”过程。第七步，如果检测不到有效的时钟沿，则产生时钟丢失告警后结束。权利要求1.，其特征在于包括下列步骤第一步、计数器清零，确定计数器的计数门限；第二步、检测窗口关闭，以本地参考高速时钟的频率为计数频率，计数器开始计数；第三步、计数器到达计数门限后，打开检测窗口，检测低速时钟信号的有效时钟沿；第四步、如果检测到有效的时钟沿，则关闭检测窗口，计数器清零，将有效的低速时钟信号作为该低速时钟信号的输出时钟信号；返回执行第二步；第五步、如果在一定时间内没有检测到有效本文档来自技高网...

【技术保护点】
一种滤除低速时钟信号毛刺干扰的方法，其特征在于包括下列步骤：第一步、计数器清零，确定计数器的计数门限；第二步、检测窗口关闭，以本地参考高速时钟的频率为计数频率，计数器开始计数；第三步、计数器到达计数门限后，打开检测窗 口，检测低速时钟信号的有效时钟沿；第四步、如果检测到有效的时钟沿，则关闭检测窗口，计数器清零，将有效的低速时钟信号作为该低速时钟信号的输出时钟信号；返回执行第二步；第五步、如果在一定时间内没有检测到有效的时钟沿，则产生时钟丢 失告警后结束。

【技术特征摘要】

【专利技术属性】
技术研发人员：聂名义，肖悦赏，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]