正交时钟除法器制造技术

通过按４／ｎ定标处理（１１０，２１０，３１０）、其后跟随着除４处理（１２０，２２０，３２０）来实施除ｎ处理。通过时钟相位选择处理，正交输入时钟有助于按４／ｎ定标处理。通过引入终端除４处理，容易提供正交输出信号。除３正交除法器通过选择每个第三正交时钟相位来实现按４／ｎ定标处理，并且除４处理的正交输出提供控制信号来实现这个每个第三时钟相位选择。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电子和通信的领域，并且特别涉及用于生成正交时钟信号的系统和方法。
技术介绍
正交信令一般用于通信系统中，其中两个信号用于编码信息信号，这两个信号之中的每一个在相位上相隔四分之一周期。为了编码、解码或处理这些正交相位信号，使用正交时钟，其中两个时钟信号之中的每个在相位上相隔四分之一周期。除4(divide-by-four)计数器一般用来生成正交时钟信号。通信系统通常被构造成下变换高频输入信号，以便在较低中频上进行后续处理。一般地，中频是对输入信号的高频的整数除法。于2002年5月14日发布的授予Bo Sun的美国专利US 6389095公开了一种除3计数器。该计数器包括被配置成在输入同相时钟(Iin)频率的三分之一处生成“同相”输出时钟(Iout)的一对触发器，以及另一对触发器，这另一对触发器在输入正交相位时钟(Qin)频率的三分之一处生成“正交相位”输出时钟(Qout)。这两对触发器被适当地进行耦合，以最小化冗余度。
技术实现思路
本专利技术的目的是提供用于有效地从正交输入时钟中生成除n时钟信号的系统和方法。本专利技术的另一目的是提供用于从输入时钟中有效地生成除n(divide-by-n)正交输出时钟信号的系统和方法。本专利技术的再一个目的是提供用于从正交输入时钟中有效地生成除n正交输出时钟信号的系统和方法。本专利技术的又一个目的是提供用于从正交输入时钟中有效地生成除3正交输出时钟的系统和方法。这些目的和其它目的是利用一种系统和方法来实现，所述系统和方法经由按4/n定标(scale-by-4/n)处理、其后跟随着除4处理来实施除n处理。通过时钟-相位选择处理，正交输入时钟有助于按4/n定标处理。通过引入终端除4处理，容易地提供正交输出信号。除3正交除法器通过每个第三正交时钟相位的选择来实现按4/n定标处理，并且除4处理的正交输出提供控制信号来实现这每个第三时钟相位选择。附图说明图1示出了根据本专利技术的除n时钟生成器的范例方框图；图2示出了根据本专利技术的正交除n时钟生成器的范例方框图；图3示出了根据本专利技术的除3时钟生成器的范例方框图；图4示出了根据本专利技术的用于除3时钟生成器中的4/3定标器的范例方框图。在整个附图中，相同的参考标记涉及相同的元件或者基本上执行相同功能的元件。具体实施例方式图1示出了根据本专利技术的除n时钟生成器100的范例方框图。除n时钟生成器100包括4/n定标器110，其后跟随着除4计数器120；随意地，可以从计数器120向定标器110提供反馈，以便于控制或减少复杂性，如下文详述。提供所示的结构，以便于在正交时钟系统中使用，其中正交时钟可用作输入时钟，或者正交时钟被期望作为输出时钟，或者两者，如图2所示。正交输入时钟便于4/n定标器的实施，如下文详述，并且除4计数器120便于正交输出时钟的生成，也如下文详述。注意，尽管本专利技术特别适用于正交输入-正交输出除n处理，但是可以实现输入定标器110或输出计数器120所提供的优势，以提供有效的正交输入单个输出除法器，或单个输入正交输出除法器。在下文中，本专利技术被表示为正交输入正交输出除法器。图2示出了根据本专利技术的正交除n时钟生成器的范例方框图。正交4/n定标器210在正交输入时钟频率的4/n(倍)处提供中间时钟信号。正交输入时钟包括分别在0°、90°、180°和270°的相对相位上的4个输入信号Iin、Qin、Iin-和Qin-。也就是，每个可用的输入时钟信号隔开四分之一周期。通常，分数定标诸如一般的m/n定标是一个复杂处理，并经常产生大量的相位抖动。然而，在本申请中，利用正交输入时钟，可以经由时钟选择方案来实现4/n定标。也就是，例如通过选择每个第三四分之一相位时钟信号，可以实现4/3定标；通过选择每个第五四分之一相位时钟信号，可以实现4/5定标，等等。也就是，通过从可用的输入时钟Iin、Qin、Iin-和Qin-中选择出现在0°、270°、540°、810°、1080°等等上的输入时钟信号，可以实现4/3定标；4/5定标选择出现在0°、450°、900°等等上的输入时钟信号。由于这些输入时钟信号被假定为彼此的相位关系是精确的，因此输出时钟信号将呈现最小的相位抖动。正如本
中所公知的，从多个可用的输入信号中进行选择通常是经由多路复用器来实现的，并因而正交输入4/n定标器210仅仅是具有合适的选择控制信号的4:1多路复用器。除4计数器220是传统的除4计数器，在图3中详细说明了其一个例子。计数器220接收单个时钟输入，并且在中间时钟输入频率的四分之一处分别在相对相位0°、90°、180°和270°生成四个输出信号Iout、Qout、Iout-、Qout-。由于中间时钟输入位于定标器210的正交时钟输入频率的4/n处，因此这些正交输出信号位于正交时钟输入的1/n频率上。图3示出了根据本专利技术的除3时钟生成器的范例方框图。在本专利技术的优选实施例中，正交时钟输出信号Iout、Qout、Iout-和Qout-用来从正交时钟输入信号之中进行选择，以实施4/3定标，如图4中所具体示出的。如上所述，为了实现4/3定标，出现在0°、270°、540°、810°、1080°等等上的时钟信号被顺序选择。换句话说，4/3定标器310的单个中间输出时钟对应于时钟输入信号Iin、Qin-、Iin-、Qin、Iin、Qin-等等的顺序选择。图4示出了根据本专利技术的用于除3时钟生成器中的4/3定标器的范例方框图。本领域普通技术人员之一将把图4识别为4:1多路复用器的方框图。根据布尔(Boolean)，中间时钟信号Ck被给定为Ck＝(Iout-*Qout-)*Iin+(Iout*Qout-)*Qin-+(Iout*Qout)*Iin-+(Iout-*Qout)*Qin。该电路的工作原理如下。假设Iout和Qout的初始状态被复位到0。在此状态下，AND门(与门)311启用门315，以便把Iin时钟信号传播到门319，而每个其它的门312-314禁用其对应门316-318。当Iin的有效边缘出现并被传播到时钟输出Ck时，该时钟触发图3中的除4计数器220，以便双态切换(toggle)Iout信号。由于Iout信号被确定，因此门311禁用门315，阻止Iin信号进一步传播到输出时钟Ck。Iout的确定使门314启用门318，从而将Qin-信号传播到输出时钟Ck，如希望的那样。当Qin-信号被传播到除4计数器220时，双态切换Qout信号，这随后禁用门318并启用门316，把Iin-信号传播到时钟输出Ck。当Iin-信号触发计数器220时，再次双态切换Iout信号，这禁用门316和启用门313，从而把Qin信号传播到时钟输出Ck。当Qin信号触发除4计数器220时，Qout信号再次被双态切换，使计数器220返回到初始复位状态，并重复上述顺序。正如对于本领域熟练技术人员之一将是显然的，图4中所示的逻辑功能本身不需要实施为逻辑门。在优选实施例中，例如，电流导引逻辑用于实现高速性能。本领域熟练技术人员之一还会认识到，至传统的4:1多路复用器的输入控制信号的其它组合可以被设计为选择每个第n四分之一周期输入时钟信号，尽管将需要附加的时序电路来区分整个周期。例如，选择每个第7四分之一周期输入以实本文档来自技高网...

【技术保护点】
一种除ｎ系统（１００），包括：　　　　定标器（１１０，２１０），被配置为实施输入时钟的输入频率的定标，以便在输入频率的４／ｎ倍的中频上产生中间时钟；和　　　　计数器（１２０，２２０），被配置为实施中频的除法，以便在中频的１／４倍的输出频率上产生输出时钟。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：W雷德曼怀特，
申请(专利权)人：皇家飞利浦电子股份有限公司，
类型：发明
国别省市：NL[荷兰]