正交时钟除法器制造技术

技术编号:3411204 阅读:344 留言:0更新日期:2012-04-11 18:40
通过按4/n定标处理(110,210,310)、其后跟随着除4处理(120,220,320)来实施除n处理。通过时钟相位选择处理,正交输入时钟有助于按4/n定标处理。通过引入终端除4处理,容易提供正交输出信号。除3正交除法器通过选择每个第三正交时钟相位来实现按4/n定标处理,并且除4处理的正交输出提供控制信号来实现这个每个第三时钟相位选择。(*该技术在2024年保护过期,可自由使用*)

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电子和通信的领域,并且特别涉及用于生成正交时钟信号的系统和方法。
技术介绍
正交信令一般用于通信系统中,其中两个信号用于编码信息信号,这两个信号之中的每一个在相位上相隔四分之一周期。为了编码、解码或处理这些正交相位信号,使用正交时钟,其中两个时钟信号之中的每个在相位上相隔四分之一周期。除4(divide-by-four)计数器一般用来生成正交时钟信号。通信系统通常被构造成下变换高频输入信号,以便在较低中频上进行后续处理。一般地,中频是对输入信号的高频的整数除法。于2002年5月14日发布的授予Bo Sun的美国专利US 6389095公开了一种除3计数器。该计数器包括被配置成在输入同相时钟(Iin)频率的三分之一处生成“同相”输出时钟(Iout)的一对触发器,以及另一对触发器,这另一对触发器在输入正交相位时钟(Qin)频率的三分之一处生成“正交相位”输出时钟(Qout)。这两对触发器被适当地进行耦合,以最小化冗余度。
技术实现思路
本专利技术的目的是提供用于有效地从正交输入时钟中生成除n时钟信号的系统和方法。本专利技术的另一目的是提供用于从输入时钟中有效地生成除n(di本文档来自技高网...

【技术保护点】
一种除n系统(100),包括:    定标器(110,210),被配置为实施输入时钟的输入频率的定标,以便在输入频率的4/n倍的中频上产生中间时钟;和    计数器(120,220),被配置为实施中频的除法,以便在中频的1/4倍的输出频率上产生输出时钟。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员:W雷德曼怀特
申请(专利权)人:皇家飞利浦电子股份有限公司
类型:发明
国别省市:NL[荷兰]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利