单边迟滞比较器制造技术

本发明专利技术公开了一种单边迟滞比较器，该电路是为低压低功耗芯片中的保护电路或者是检测电路专门设计。该电路电流源、二个输入ＭＯＳ管、三个负载ＭＯＳ管和迟滞调节器，其中迟滞调节器用于调节比较器的阈值，由负载ＭＯＳ管、反馈ＭＯＳ管和反馈开关组成。该电路单边阈值与电路器件参数无关，即只要固定了比较器一个输入端电压就可以精确确定单边阈值。电路具有不对称的正反馈回路构成迟滞比较器的迟滞电路，能产生阈值电压并能完成比较功能。在此基础上加入提供相应输出电压摆幅和合理输出电阻的输出级电路以及相应的反馈支路。电路本身是一个相对独立的部分。电路中还设置了合适的正反馈支路以及输出级支路，以及提供了静电保护作用的ＭＯＳ管和电阻。

【技术实现步骤摘要】

【技术保护点】
一种单边迟滞比较器，其特征在于：它包括ＮＭＯＳ管Ｎ１和Ｎ２、ＰＭＯＳ管Ｐ１、Ｐ２、Ｐ５和迟滞调节器（１１），迟滞调节器（１１）由负载ＰＭＯＳ管Ｐ７、反馈ＰＭＯＳ管Ｐ８和反馈开关Ｓ１构成，用于调节比较器的阈值；ＮＭＯＳ管Ｎ１和Ｎ２对称，ＰＭＯＳ管Ｐ１、Ｐ２、Ｐ５和Ｐ７的宽长比相等；其中，ＮＭＯＳ管Ｎ１管栅极作为正输入端Ｖ↓［ｉｎ１］，ＮＭＯＳ管Ｎ２管的栅极作为负输入端Ｖ↓［ｉｎ２］，它们的源极相连，同时接尾电流源Ｉ１的正端；电流源Ｉ１的负端接地；ＮＭＯＳ管Ｎ１漏极与ＰＭＯＳ管Ｐ１漏极相连，并连接到迟滞调节器（１１）中负载ＰＭＯＳ管Ｐ７漏极以及反馈开关Ｓ１的负极；开关Ｓ１的正极和ＰＭＯＳ管Ｐ８的漏极相连；ＰＭＯＳ管Ｐ１漏级与栅级相连，成二极管连接；Ｎ２的漏极与ＰＭＯＳ管Ｐ２漏极相连，同时连接到ＰＭＯＳ管Ｐ５的漏极；ＰＭＯＳ管Ｐ２漏极与其栅极相连，成二级管连接结构；ＰＭＯＳ管Ｐ１与Ｐ５栅极相连，迟滞调节器（１１）中ＰＭＯＳ管Ｐ７、Ｐ８的栅极与ＰＭＯＳ管Ｐ２栅极相连；ＰＭＯＳ管Ｐ１、Ｐ２、Ｐ５、Ｐ７、Ｐ８源极相连，一起接入电源Ｖ↓［ＤＤ］；比较器的负输出端Ｖ↓［Ｏ１］从ＮＭＯＳ管Ｎ１的漏极引出，比较器的正输出端Ｖ↓［Ｏ２］从ＮＭＯＳ管Ｎ２管的漏极引出。...

【技术特征摘要】

【专利技术属性】
技术研发人员：邹雪城，刘政林，郑朝霞，尹璐，田欢，骞海荣，王潇，涂熙，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：83[中国|武汉]