小芯片系统内的小芯片I/O信道的初始化定序技术方案

本申请的实施例涉及小芯片系统内的小芯片I/O信道的初始化定序。一种系统包括中介层，所述中介层包含布置在所述中介层上的互连件和多个小芯片。每一小芯片包含通过所述中介层互连到其它小芯片的输入

【技术实现步骤摘要】
小芯片系统内的小芯片I/O信道的初始化定序


[0001]本公开的实施例大体上涉及基于小芯片的系统，且更具体地说涉及用于初始化或配置此类系统中的此类小芯片和其它组件的系统和方法。

技术介绍

[0002]SoC装置可基于小芯片，且可包含布置在衬底上的多个小芯片。对于不同实施方案，可能需要以不同方式配置小芯片的输入
‑
输出信道。一个基于小芯片的设计可使用不同类型的小芯片。结果可为设计的小芯片并不全部能够通过标准方法初始化。

技术实现思路

[0003]描述一种系统。在一些实例中，所述系统可包括：中介层，其包含至少一个互连总线；及多个小芯片，其布置在所述中介层上，其中每一小芯片包含：经由中介层互连到其它小芯片的I/O信道的多个小芯片输入
‑
输出(I/O)信道；用于小芯片I/O信道的包含多个接口层的小芯片I/O接口；以及被配置成将小芯片接口的初始化以最低接口层开始而依序推进经过所述接口层的初始化逻辑电路系统。
[0004]描述一种方法。在一些实例中，所述方法可包括：初始化基于小芯片的系统的多个小芯片的输入
‑
输出(I/O)信道接口，包含：通过在第一初始化阶段期间将第一初始化数据加载到I/O信道接口的第一接口层而初始化所述第一接口层；通过在后续初始化阶段期间将其它初始化数据加载到I/O信道接口的高于第一接口层的其它接口层而依序初始化较高接口层；以及在完成最终初始化阶段之后启用多个小芯片的运行状态。
[0005]描述一种包含指令的非暂时性机器可读媒体。在一些实例中，非暂时性机器可读媒体中的指令在由包含系统的多个小芯片的输入
‑
输出(I/O)信道接口的所述系统执行时使得所述系统执行操作，包括：通过在第一初始化阶段期间将第一初始化数据加载到I/O信道接口的第一接口层而初始化所述第一接口层；通过在后续初始化阶段期间将其它初始化数据加载到I/O信道接口的高于第一接口层的其它接口层而依序初始化较高接口层；以及在完成最终初始化阶段之后启用多个小芯片的运行状态。
附图说明
[0006]在不一定按比例绘制的图式中，相似标号在不同视图中可描述类似组件。具有不同字母后缀的相似标号可表示类似组件的不同例项。图式大体上借助于实例说明在本文档中论述的各种实施例。
[0007]图1A到1B说明根据本文中所描述的一些实例的基于小芯片的系统的实例。
[0008]图2为根据本文中所描述的一些实例的存储器控制器小芯片的实例的框图。
[0009]图3为说明根据本文中所描述的一些实例的基于小芯片的芯片上系统的实例实施例的框图。
[0010]图4为根据本文中所描述的一些实例的小芯片输入
‑
输出接口的接口层的框图。
[0011]图5为根据本文中所描述的一些实例的芯片上系统的小芯片的输入
‑
输出信道接口的初始化的时序图。
[0012]图6为根据本文中所描述的一些实例的可在初始化阶段期间在小芯片之间传达的接口微片的实例的图。
[0013]图7为根据本文中所描述的一些实例的用以初始化芯片上系统的小芯片的输入
‑
输出信道接口的方法的实例的流程图。
[0014]图8为可在上面执行本文中所描述的技术或方法中的任何一或多者的实例机器的框图。
具体实施方式
[0015]本公开的实施例涉及初始化包含小芯片的电子系统。所述系统可包含各自执行不同功能的小芯片，或所述小芯片可执行同一功能，但将多个小芯片配置在一起(例如，以实施功能的并行性)产生较高性能解决方案。
[0016]图1A和1B说明小芯片系统110的实例。图1A为安装在外围板105上的小芯片系统110的表示，所述小芯片系统可通过例如外围组件互连高速(PCIe)连接到更宽计算机系统。小芯片系统110包含封装衬底115、中介层120和四个小芯片：应用程序小芯片125、主机接口小芯片135、存储器控制器小芯片140和存储器装置小芯片150。小芯片系统110的封装说明为具有盖165，但可使用用于封装的其它覆盖技术。图1B是为了清楚起见标记小芯片系统中的组件的框图。
[0017]应用程序小芯片125被说明为包含支持小芯片间通信网络或小芯片网络155的芯片上网络(NOC)130。NOC 130通常包含于应用程序小芯片125上，因为其通常在选择支持小芯片(例如，小芯片135、140和150)之后产生，因此使得设计者能够选择用于NOC130的适当数目的小芯片网络连接或交换机。在实例中，NOC 130可位于单独小芯片上，或甚至位于中介层120内。在实例中，NOC 130实施小芯片协议接口(CPI)网络。
[0018]CPI网络是分组网络，其支持虚拟信道，以实现小芯片之间灵活且高速的交互。CPI实现了从小芯片内网络到小芯片网络155的桥接。举例来说，高级可扩展接口(AXI)是广泛用于设计芯片内通信的规范。然而，AXI规范涵盖大量的物理设计选项，如物理信道的数目、信号定时、功率等。在单芯片内，大体上选择这些选项以满足设计目标，如功率消耗、速度等。为了达成小芯片系统的灵活性，CPI用作配接器以在可跨越各种小芯片使用的各种AXI设计选项之间介接。通过实现物理信道到虚拟信道的映射且利用分组化协议包封基于时间的信令，CPI跨越小芯片网络155桥接小芯片内网络。
[0019]CPI可使用多种不同的物理层来传输包。物理层可包含简单的导电连接或包含驱动器以在较长距离上传输信号或驱动较大负载。一个此类物理层的实例可包含实施于中介层120中的高级接口总线(AIB)。AIB使用具有转发时钟的源同步数据传送来传输和接收数据。以单数据速率(SDR)或双数据速率(DDR)相对于所传输的时钟跨AIB传送包。AIB支持各种信道宽度。当在SDR模式下操作时，AIB信道宽度为20位的倍数(20、40、60、
……
)，并且对于DDR模式，AIB信道宽度为40位的倍数：(40、80、120、
……
)。AIB信道宽度包含传输和接收信号两者。信道可被配置成具有对称数目的传输(TX)和接收(RX)输入/输出(I/O)，或者具有非对称数目的传输器和接收器(例如，所有传输器或所有接收器)。AIB信道可充当AIB主
控装置或从属装置，取决于哪一个小芯片提供主时钟。AIB I/O单元支持三个计时模式：异步(即，非计时)、SDR和DDR。非计时模式用于时钟和一些控制信号。SDR模式可使用专用的仅SDR I/O单元，或双重使用SDR/DDR I/O单元。
[0020]在实例中，CPI包协议(例如，点到点或可路由)可在AIB信道内使用对称的接收和传输I/O单元。CPI流协议允许更灵活地使用AIB I/O单元。在实例中，流模式的AIB信道可将I/O单元配置为全部为TX、全部为RX或者一半为TX且一半为RX。CPI包协议可在SDR或DDR操作模式下使用AIB信道。在实例中，AIB信道可针对SDR模式以80个I/O单元(即，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种系统，其包括：中介层，其包含至少一个互连总线；和多个小芯片，其布置于所述中介层上，其中每一小芯片包含：多个小芯片输入
‑
输出I/O信道，其经由所述中介层互连到其它小芯片的I/O信道；用于所述小芯片I/O信道的小芯片I/O接口，其包含多个接口层；以及初始化逻辑电路系统，其被配置成将所述小芯片接口的初始化以最低接口层开始而依序推进经过所述接口层。2.根据权利要求1所述的系统，其中所述初始化逻辑电路系统被配置成于在每一初始化阶段期间通过将初始化数据写入到所述小芯片I/O信道而初始化所述小芯片I/O接口的一个接口层的情况下推进通过多个初始化阶段。3.根据权利要求2所述的系统，其中所述小芯片I/O接口的所述接口层包含物理层、链路层和事务层，且所述初始化逻辑电路系统被配置成针对所述物理层、所述链路层和所述事务层中的每一个推进通过初始化阶段。4.根据权利要求2所述的系统，其中所述初始化逻辑电路系统被配置成：产生阶段启用信号以开始初始化阶段；在所述初始化阶段期间将所述初始化数据写入到所述I/O信道的一或多个配置寄存器；以及当完成所述层的所述初始化时产生阶段完成信号。5.根据权利要求4所述的系统，其中所述初始化逻辑电路系统包含用于所述小芯片I/O接口的所述接口层的至少一个控制寄存器和至少一个状态寄存器；其中所述小芯片中的一或多个包含被配置成进行以下操作的数据通信接口：写入所述至少一个控制寄存器以启用所述多个初始化阶段中的阶段；将配置数据写入到所述I/O信道的所述一或多个配置寄存器中；检测所述至少一个状态寄存器中所指示的阶段完成状态；以及响应于所检测到的阶段完成状态写入所述至少一个控制寄存器以启用所述多个初始化阶段中的后续阶段。6.根据权利要求5所述的系统，其中所述数据通信接口包含串行外围接口SPI且使用所述SPI将所述配置数据写入到所述一或多个配置寄存器中。7.根据权利要求4所述的系统，其中所述初始化逻辑电路系统被配置成：响应于所述阶段的启用信号推进到所述多个初始化阶段中的阶段的配置状态；在所述配置状态期间将所述初始化数据加载到所述I/O信道的所述一或多个配置寄存器中，其中所述初始化数据经硬件配置；响应于所述初始化数据的所述加载产生所述阶段的阶段完成信号；以及响应于所述阶段完成信号产生所述多个初始化阶段中的后续阶段的启用信号。8.根据权利要求2所述的系统，其中所述初始化逻辑电路系统被配置成：产生阶段启用信号以开始初始化阶段；在所述初始化阶段期间加载用于所述I/O信道的初始化数据，其中所述初始化数据为配置于电路硬件中的静态数据；以及
当完成所述层的所述初始化时产生阶段完成信号。9.根据权利要求2所述的系统，其中所述初始化逻辑电路系统被配置成：将所述多个初始化阶段中的初始化阶段指示给另一小芯片；和在推进通过所述多个初始化阶段之后将所述小芯片推进到运行状态。10.根据权利要求9所述的系统，其中所述初始化电路系统被配置成使用带外信令传输接口微片以指示所述初始化阶段；且所述小芯片的小芯片I/O信道链路被配置成在处于所述运行状态下时传输协议微片。11.一种方法，其包括：初始化基于小芯片的系统的多个小芯片的输入
‑
输出I/O信道接口，包含：通过在第一初始化阶段期间将第一初始化数据加载到所述I/O信道接口的第一接口层而初始化所述第一接口层；通过在后续初始化阶段期间将其它初始化数据加载到所述I/O信道接口的高于所述第一接口层的其它接口层而依序初始化较高接口层；以及在完成最终初始化阶段之后启用所述多个小芯片的运行状态。12.根据权利要求11所述的方法，其中所述依序初始化其它接口层包含：产生阶段启用信号以开始初始化阶段；在所述初始化阶段期间将所述初始化数据写入到接口层的一或多个配置寄存器；以及当完成所述接...

【专利技术属性】
技术研发人员：D，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：