增加信道载子流动性的结构制造技术

本实用新型专利技术提供一种增加信道载子流动性的结构，结构包括一复合半导体基底、一栅极、一源极区及一汲极区、一金属硅化物层及一拉伸应力层；其中，复合半导体基底由一第一硅基底层、一第一硅锗基底层、一第二硅锗基底及一第二硅基底层所组成，第二硅基底层形成于顶部；栅极形成于复合半导体基底上；源极区及汲极区分别形成于栅极两侧的复合半导体基底上；金属硅化物层分别形成于栅极、源极区及汲极区上；及拉伸应力层覆盖于复合半导体基底及其它组件上。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术是有关于一种半导体结构，特别是有关于一种藉由改变基底结构并于基底及组件上额外形成一拉伸应力层来增加信道流通性的结构。
技术介绍
请参考图1a-1e，图1a-1e是显示习知的晶体管的制造方法的示意图。请参考图1a，首先，提供一硅基底101，于硅基底101上依序形成一栅极介电层102、一导电层103及一图案化罩幕层104；其中，栅极介电层102例如是栅极氧化层；导电层103例如是掺杂多晶硅层或掺杂磊晶硅层；图案化罩幕层104例如是氮化硅所形成的硬罩幕层或者是图案化的光阻层。请参考图1b，接着，以图案化罩幕层104为罩幕，依序对导电层103与门极介电层102进行非等向性蚀刻步骤，以形成作为栅极的导电层103a与门极介电层102a。请参考图1c，依序于硅基底101、导电层103a与门极介电层102a露出的表面上顺应性形成一衬层105及一绝缘层106；然后，利用非等向性蚀刻的方法对衬层105及绝缘层106进行蚀刻以形成一间隙壁106a及衬层105a，如图1d所示。其中，衬层105例如是氧化层；绝缘层106例如是氮化层。请参考图1e，对导电层103a两侧的硅基底101进行离子植入步骤，以在作为栅极的导电层103a两侧形成源汲极区S/D；然后，分别于作为栅极的导电层103a、源汲极区S/D上形成金属硅化物层107，以利于后续进行导通之用。然而随着栅极组件尺寸的缩小化，要使金氧半场效晶体管(MOSFET)组件能在低操作电压下，具有高趋动电流和高速的效能是相当困难的。利用应力引发的能带结构变型来增加载子的迁移率，以增加场效晶体管的趋动电流，可改善场效晶体管组件的效能，且此种方法已被应用于各种组件中。这些组件的硅信道是处于双轴伸张应变的情况。传统上，是藉由在松弛的(relaxed)硅锗(SiGe)层或基底上磊晶成长硅通道层，以制备伸张应变的硅层。然而，在成长伸张应变的硅通道层之前，通常需于硅基上成长晶格逐渐变形的Si1-xGex层，其中锗的比例x是自0逐渐增加至0.2，以做为缓冲层，再接着于Si1-xGex缓冲层上成长一层松弛的SiGe层。此种方法有很多缺点，要成长不同莫耳比例的Si1-xGex层的制程相当难控制，相当费时，且成本相对提高。
技术实现思路
有鉴于此，本技术的目的在于提供一种藉由改变基底组成构造，并且额外形成拉伸应力层来增加栅极下方通道的载子流通性的结构。根据上述目的，本技术提供一种增加信道载子流动性的结构，包括一复合半导体基底，复合半导体基底由一第一硅基底层、一第一硅锗基底层、一第二硅锗基底及一第二硅基底层所组成，第二硅基底层形成于顶部；一栅极，形成于复合半导体基底上；一源极区及一汲极区，源极区及汲极区分别形成于栅极两侧的复合半导体基底上；一金属硅化物层，分别形成于栅极、源极区及汲极区上；及一拉伸应力层，覆盖于复合半导体基底及组件上。根据上述目的，本技术再提供一种增加信道载子流动性的结构，包括一复合半导体基底，由一硅基底层、一硅锗基底层及一应变硅基底层所组成，应变硅基底层形成于顶部，且应变硅基底层与硅锗基底层接触的表面为具有原始晶格尺寸的硅锗基底层；一栅极，形成于复合半导体基底上；一源极区及一汲极区，源极区及汲极区分别形成于栅极两侧的复合半导体基底上；一金属硅化物层，分别形成于栅极、源极区及汲极区上；及一拉伸应力层，覆盖于复合半导体基底及组件上。附图说明图1a-1e是显示习知的晶体管的制造方法的示意图。图2a-2g是显示本技术第一实施例的晶体管的制造方法的示意图。图3a-3g是显示本技术第二实施例的晶体管的制造方法的示意图。图4a-4g是显示本技术第三实施例的晶体管的制造方法的示意图。符号说明101、20a、20d、201d、30a、30d、40a～硅基底；102、202、302、402～栅极介电层；102a、202a、302a、402a～栅极介电层；103、103a、203、203a、303、303a、403、403a～导电层；104、204、304、404～图案化罩幕层；105、105a、205、205a、305、305a、405、405a～衬层；106、206、306、406～绝缘层；106a、206a、306a、406a间隙壁；107、207、307、407～金属硅化物层；20、30、40～复合半导体层；20b、20c、30b、30c、40b～硅锗基底层；208、308、408～拉伸应力层；40c～应变硅基底层。具体实施方式为使本技术的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下第一实施例请参考图2a-2g，图2a-2g是显示本技术第一实施例的晶体管的制造方法的示意图。请参考图2a，首先，提供一复合半导体基底20，复合半导体基底20由一硅基底20a、一硅锗(SiGe)基底20b、一硅锗基底20c及一硅基底20d所组成，硅锗基底20b例如是Si0.8Ge0.2，为一松弛的(relaxed)硅锗(SiGe)层，厚度约为600至40000；硅锗基底20c为一变形的(strained)硅锗(SiGe)层，含锗量大于硅锗基底20b，硅锗基底20c例如是Si0.7Ge0.3，厚度约为100至700。请参考图2b，于复合半导体基底20上依序形成一栅极介电层202、一导电层203及一图案化罩幕层204；其中，栅极介电层202例如是栅极氧化层；导电层203例如是掺杂多晶硅层或掺杂磊晶硅层；图案化罩幕层204例如是氮化硅所形成的硬罩幕层或者是图案化的光阻层。请参考图2c，以图案化罩幕层204为罩幕，依序对导电层203与门极介电层202进行非等向性蚀刻步骤，以形成作为栅极的导电层203a与门极介电层202a。请参考图2d，依序于复合半导体基底20、导电层203a与门极介电层202a露出的表面上顺应性形成一衬层205及一绝缘层206；然后，利用非等向性蚀刻(anisotropic etching)的方法对衬层205及绝缘层206进行蚀刻以形成一间隙壁206a及衬层205a，如图2e所示。其中，衬层205例如是氧化层；绝缘层206例如是氮化层。请参考图2f，对导电层203a两侧的复合半导体基底20进行离子植入步骤，以在作为栅极的导电层203a两侧形成源汲极区S/D，源汲极区S/D会形在硅基底20d中，且与硅锗基底20c相隔有一距离。然后，分别于作为栅极的导电层203a、源汲极区S/D上形成金属硅化物层207，以利于后续进行导通之用。其中，金属硅化物层207例如是镍(Ni)金属硅化物层或铂(Pt)金属硅化物层或铬(Cr)金属硅化物层。请参考图2g，在金属硅化物层207及复合半导体基底20的表面上形成一拉伸应力(tensile stress)层208，然后，对拉伸应力层208进行一热回火步骤，可使拉伸应力层208的性质更为稳定；其中，拉伸应力层208例如是氮化硅层(SiN)。如此一来，即形成本技术的增加信道载子流动性的结构的第一实施例。本实施例中，硅锗基底层20b是一主要由Si0.8Ge0.2构成的晶格尺寸较小且厚度较厚的松弛的硅锗层，而硅锗基底层20c是一主要由Si0.7Ge0.3构成的尺寸较大且厚度较薄的变形的硅本文档来自技高网...

【技术保护点】
一种增加信道载子流动性的结构，其特征在于包括：　　　　一复合半导体基底，该复合半导体基底由一第一硅基底层、一第一硅锗基底层、一第二硅锗基底及一第二硅基底层所组成，该第二硅基底层形成于顶部；　　　　一栅极，形成于该复合半导体基底上；　　　　一源极区及一汲极区，该源极区及该汲极区分别形成于该栅极两侧的该复合半导体基底上；　　　　一金属硅化物层，分别形成于该栅极、该源极区及该汲极区上；及　　　　一拉伸应力层，覆盖于该复合半导体基底及各组件上。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄健朝，王昭雄，葛崇祜，李文钦，胡正明，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：实用新型
国别省市：71[中国|台湾]