【技术实现步骤摘要】
具校正功能连续近似缓存器模拟至数字转换器及校正方法
[0001]本公开涉及一种模拟数字转换器的校正方法,且特别是有关于一种连续近似缓存器模拟至数字转换器的校正方法及其电路。
技术介绍
[0002]模拟数字转换器性能的表现可能影响仪器测量的精准度,故在此应用将会要求模拟数字转换器的线性度。晶圆代工厂提供每个制程下所有装置的不匹配参数,在连续近似模拟数字转换器(Successive Approximation Register Analog-to-Digital Converter,SAR ADC)里,电容数字式模拟转换器(Capacitor Digital to Analog Converter,CDAC)影响着整体的线性度。如何在不过度放大电容数字模拟转换器的单位电容的情形下,仍可达到一定的线性度,是本
所欲解决的课题之一。
技术实现思路
[0003]根据本公开一种实施方式,提供一种连续近似缓存器模拟至数字转换器的校正方法。所述连续近似缓存器模拟至数字转换器包括至少一电容式数字至模拟转换器以及控制器,所述至少一电容式数字至模拟转换器包括对应于Nd位的Nd个电容,其中Nd为正整数。所述连续近似缓存器模拟至数字转换器的电容校正方法包括:将第z位至第(Nd-1)位的所述电容耦接第一参考电压,根据第(z-1)位至第0位的所述电容的运作产生第一数字码,其中z为小于Nd的整数;将第(i+1)位至所述第(Nd-1)位的所述电容耦接所述第一参考电压,将第i位的所述电容耦接第二参考电压,根据第(i-1)位至所述第 ...
【技术保护点】
【技术特征摘要】
1.一种连续近似缓存器模拟至数字转换器的校正方法,其中所述连续近似缓存器模拟至数字转换器包括至少一电容式数字至模拟转换器以及控制器,所述至少一电容式数字至模拟转换器包括对应于Nd位的Nd个电容,其中Nd为正整数,所述连续近似缓存器模拟至数字转换器的电容校正方法包括:将第z位至第(Nd-1)位的所述电容耦接第一参考电压,根据第(z-1)位至第0位的所述电容的运作产生第一数字码,其中z为小于Nd的整数;将第(i+1)位至所述第(Nd-1)位的所述电容耦接所述第一参考电压,将第i位的所述电容耦接第二参考电压,根据第(i-1)位至所述第0位的所述电容的运作产生第二数字码,其中i为小于Nd的整数,且z小于i;根据所述第一数字码与所述第二数字码产生所述第i位的所述电容的电容权重;以及根据所述第i位的所述电容的所述电容权重校正所述连续近似缓存器模拟至数字转换器。2.根据权利要求1所述的连续近似缓存器模拟至数字转换器的校正方法,还包括多次执行所述电容校正方法,以获得所述第i位所述电容权重的平均值。3.根据权利要求1所述的连续近似缓存器模拟至数字转换器的校正方法,其中将所述第z位至所述第(Nd-1)位的所述电容耦接所述第一参考电压,根据所述第(z-1)位至所述第0位的所述电容的运作产生所述第一数字码包括:将所述第(Nd-1)位至所述第0位的所述电容的第一端耦接输入电压,所述第(Nd-1)位至所述第0位的所述电容的第二端耦接所述第一参考电压;将所述第(Nd-1)位至所述第0位的所述电容的所述第一端断开所述输入电压;以及利用所述第(z-1)位至所述第0位的电容所对应的所述连续近似缓存器模拟至数字转换器产生所述第一数字码。4.根据权利要求3所述的连续近似缓存器模拟至数字转换器的校正方法,其中将所述第(i+1)位至所述第(Nd-1)位的所述电容耦接所述第一参考电压,将所述第i位的所述电容耦接所述第二参考电压,根据所述第(i-1)位至所述第0位的所述电容的运作产生所述第二数字码包括:将所述第(i+1)位至所述第(Nd-1)位的所述电容的第二端耦接所述第一参考电压,将所述第i位的电容的第二端耦接至所述第二参考电压;以及利用所述第(i-1)位至所述第0位的所述电容所对应的所述连续近似缓存器模拟至数字转换器产生所述第二数字码。5.根据权利要求4所述的连续近似缓存器模拟至数字转换器的校正方法,其中所述至少一电容式数字至模拟转换器包括第一电容式数字至模拟转换器与第二电容式数字至模拟转换器,其中将所述第i位的电容的所述第二端耦接所述第二参考电压包括:所述第一电容式数字至模拟转换器的所述第i位的所述电容的第二端耦接所述第二参考电压;以及所述第二电容式数字至模拟转换器的所述第i位的所述电容的第二端耦接第三参考电压。6.根据权利要求5所述的连续近似缓存器模拟至数字转换器的校正方法,其中所述连续近似缓存器模拟至数字转换器还包括比较器,所述输入电压由所述比较器的输入共模电
压决定。7.根据权利要求1所述的连续近似缓存器模拟至数字转换器的校正方法,还包括:产生所述第二数字码后,将第(i+2)位至所述第(Nd-1)位的所述电容耦接所述第一参考电压,将所述第(i+1)位的所述电容耦接所述第二参考电压,根据所述第i位至所述第0位的所述电容的运作产生第三数字码;以及根据所述第一数字码与所述第三数字码产生所述第(i+1)位的所述电容的电容权重。8.根据权利要求1所述的连续近似缓存器模拟至数字转换器的校正方法,还包括:产生所述第二数字码后,将所述第i位至所述第(Nd-1)位的所述电容耦接所述第一参考电压,将所述第(i-1)位的所述电容耦接所述第二参考电压,根据第(i-2)位至所述第0位的所述电容的运作产生第三数字码;以及根据所述第一数字码与所述第三数字码产生所述第(i-1)位的所述电容的电容权重。9.根据权利要求1所述的连续近似缓存器模拟至数字转换器的校正方法,还包括:根据第(j-1)位至第i位的所述电容的电容权重获得第j位的所述电容的电容权重,其中Nd>j>i。10.根据权利要求1所述的连续近似缓存器模拟至数字转换器的校正方法,其中所述电容校正方法的校正时序与所述连续近似缓存器模拟至数字转换器的操作模式时序相同。11.根据权利要求1所述的连续近似缓存器模拟至数字转换器的校正方法,其中该所述电容校正方法在校正第i位的电容时,所述电容校正方法的校正时序省略操作模式时序中第(Nd-1)位电容至第(i+1)位的等待周期。12.根据权利要求1所述的连续近似缓存器模拟至数字转换器的校正方法,其中所述连续近似缓存器模拟至数字转换器还包括比较器,所述第一数字码包括闪烁噪声以及所述比较器的偏移的信息。13.根据权利要求1所述的连续近似缓存器模拟至数字转换器的校正方法,其中根据所述第一数字码与所述第二数字码产生所述第i位的所述电容的电容权重包括将所述第一数字码与所述第二数字码相减以产生所述第i位的所述电容的电容权重。14.一种连续近似缓存器模拟至数字转换器的校正方法,其中所述连续近似缓存器模拟至数字转换器包括至少一电容式数字至模拟转换器以及控制器,所述至少一电容式数字至模拟转换器包括对应于Nd位的Nd个电容,其中Nd为正整数,所述连续近似缓存器模拟至数字转换器的电容校正方法包括:将第i位至第(Nd-1)位的所述电容耦接第一参考电压,根据第(i-1)位至第0位的所述电容的运作产生第一数字码,其中i为小于Nd的整数;将第(i+1)位至所述第(Nd-1)位的所述电容耦接所述第一参考电压,将所述第i位的所述电容耦接第二参考电压,根据所述第(i-1)位至所述第0位的所述电容的运作产生第二数字码;根据所述第一数字码与所述第二数字码产生所述第i位的所述电容的电容权重;以及根据所述第i位的所述电容的所述电容权重校正所述连续近似缓存器模拟至数字转换器。15.根据权利要求14所述的连续近似缓存器模拟至数字转换器的校正方法,还包括多次执行所述电容校正方法,以获得所述第i位所述电容权重的平均值。
16.根据权利要求14所述的连续近似缓存器模拟至数字转换器的校正方法,其中将所述第i位至所述第(Nd-1)位的所述电容耦接所述第一参考电压,根据所述第(i-1)位至所述第0位的所述电容的运作产生所述第一数字码包括:将所述第(Nd-1)位至所述第0位的所述电容的第一端耦接输入电压,所述第(Nd-1)位至所述第0位的所述电容的第二端耦接所述第一参考电压;将所述第(Nd-1)位至所述第0位的所述电容的所述第一端断开所述输入电压;以及利用所述第(i-1)位至所述第0位的电容所对应的所述连续近似缓存器模拟至数字转换器产生所述第一数字码。17.根据权利要求16所述的连续近似缓存器模拟至数字转换器的校正方法,其中将所述第(i+1)位至所述第(Nd-1)位的所述电容耦接所述第一参考电压,将所述第i位的所述电容耦接所述第二参考电压,根据所述第(i-1)位至所述第0位的所述电容的运作产生所述第二数字码包括:将所述第(i+1)位至所述第(Nd-1)位的所述电容的第二端耦接所述第一参考电压,将所述第i位的电容的第二端耦接至所述第二参考电压;以及利用所述第(i-1)位至所述第0位的所述电容所对应的所述连续近似缓存器模拟至数字转换器产生所述第二数字码。18.根据权利要求17所述的连续近...
【专利技术属性】
技术研发人员:锺勇辉,曾启峰,
申请(专利权)人:财团法人工业技术研究院,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。