存储器控制方法、存储器存储装置及存储器控制电路单元制造方法及图纸

本发明专利技术提供一种存储器控制方法、存储器存储装置及存储器控制电路单元。所述方法包括：将第一类数据缓存于缓冲存储器，其中第一类数据默认是以第一编程模式存储至可复写式非易失性存储器模块；在第一类数据缓存于缓冲存储器的状态下，将第二类数据缓存于缓冲存储器，其中第二类数据默认是以第二编程模式存储至可复写式非易失性存储器模块；在缓冲存储器中，若第一类数据的数据量未达第一门槛值，而第二类数据的数据量达到第二门槛值，将缓冲存储器中的第一类数据存储至可复写式非易失性存储器模块，从而提高对于缓存数据的管理效率。

【技术实现步骤摘要】
存储器控制方法、存储器存储装置及存储器控制电路单元
本专利技术涉及一种存储器控制技术，尤其涉及一种存储器控制方法、存储器存储装置及存储器控制电路单元。
技术介绍
数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritablenon-volatilememorymodule)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。一般来说，来自主机系统的数据会先被缓存在缓冲存储器中。当缓冲存储器中待存储的数据量符合一个基本写入数据单位所对应的数据量时，缓冲存储器中待存储的数据可基于此基本写入数据单位被存储至可复写式非易失性存储器模块中。例如，假设此基本写入数据单位所对应的数据量为16千字节(KB)，则表示对于可复写式非易失性存储器模块的每一次的数据写入都是以16KB为单位。然而，在某些情况下，可能因为突然的断电而导致缓冲存储器中尚未满足写入条件的数据意外遗失。特别是，针对支援多分流写入的存储器存储装置而言，早期接收的数据可能因为迟迟无法满足写入条件而导致最终因断电而意外遗失，甚至使得遗失的总数据量超过预期。
技术实现思路
本专利技术提供一种存储器控制方法、存储器存储装置及存储器控制电路单元，可改善上述问题并提高对于缓存数据的管理效率。本专利技术的范例实施例提供一种存储器控制方法，其用于存储器存储装置。所述存储器存储装置包括缓冲存储器与可复写式非易失性存储器模块。所述存储器控制方法包括：将第一类数据缓存于所述缓冲存储器中的第一存储空间，其中所述第一类数据默认是以第一编程模式存储至所述可复写式非易失性存储器模块；在所述第一类数据缓存于所述缓冲存储器的状态下，将第二类数据缓存于所述缓冲存储器中的第二存储空间，其中所述第二类数据默认是以第二编程模式存储至所述可复写式非易失性存储器模块，且所述第一编程模式不同于所述第二编程模式；以及在所述缓冲存储器中的所述第一类数据的数据量未达第一门槛值的状态下，若所述缓冲存储器中的所述第二类数据的数据量达到第二门槛值，将所述缓冲存储器中的所述第一类数据存储至所述可复写式非易失性存储器模块中，其中所述第一门槛值小于所述第二门槛值。在本专利技术的一范例实施例中，所述的存储器控制方法还包括：从主机系统接收写入指令，其中所述写入指令指示存储属于特定逻辑单元的数据；以及根据所述特定逻辑单元决定所述数据属于所述第一类数据或所述第二类数据。在本专利技术的一范例实施例中，所述的存储器控制方法还包括：根据所述缓冲存储器的容量决定所述第二门槛值。在本专利技术的一范例实施例中，所述的存储器控制方法还包括：在所述缓冲存储器中的所述第一类数据的所述数据量未达所述第一门槛值的所述状态下，若所述缓冲存储器中的所述第二类数据的所述数据量未达所述第二门槛值，将所述第一类数据保存于所述缓冲存储器且不将所述缓冲存储器中的所述第一类数据存储至所述可复写式非易失性存储器模块中。在本专利技术的一范例实施例中，所述的存储器控制方法还包括：若所述缓冲存储器中的所述第一类数据的所述数据量达到所述第一门槛值，将所述缓冲存储器中的所述第一类数据存储至所述可复写式非易失性存储器模块中。本专利技术的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以将第一类数据缓存于缓冲存储器中的第一存储空间，且所述第一类数据默认是以第一编程模式存储至所述可复写式非易失性存储器模块。在所述第一类数据缓存于所述缓冲存储器的状态下，所述存储器控制电路单元还用以将第二类数据缓存于所述缓冲存储器中的第二存储空间，其中所述第二类数据默认是以第二编程模式存储至所述可复写式非易失性存储器模块，且所述第一编程模式不同于所述第二编程模式。在所述缓冲存储器中的所述第一类数据的数据量未达第一门槛值的状态下，若所述缓冲存储器中的所述第二类数据的数据量达到第二门槛值，所述存储器控制电路单元还用以发送写入指令序列以将所述缓冲存储器中的所述第一类数据存储至所述可复写式非易失性存储器模块中，其中所述第一门槛值小于所述第二门槛值。在本专利技术的一范例实施例中，所述存储器控制电路单元还用以从所述主机系统接收写入指令。所述写入指令指示存储属于特定逻辑单元的数据。所述存储器控制电路单元还用以根据所述特定逻辑单元决定所述数据属于所述第一类数据或所述第二类数据。在本专利技术的一范例实施例中，所述存储器控制电路单元还用以根据所述缓冲存储器的容量决定所述第二门槛值。在本专利技术的一范例实施例中，在所述缓冲存储器中的所述第一类数据的所述数据量未达所述第一门槛值的所述状态下，若所述缓冲存储器中的所述第二类数据的所述数据量未达所述第二门槛值，所述存储器控制电路单元还用以将所述第一类数据保存于所述缓冲存储器且不将所述缓冲存储器中的所述第一类数据存储至所述可复写式非易失性存储器模块中。在本专利技术的一范例实施例中，若所述缓冲存储器中的所述第一类数据的所述数据量达到所述第一门槛值，所述存储器控制电路单元还用以发送另一写入指令序列以将所述缓冲存储器中的所述第一类数据存储至所述可复写式非易失性存储器模块中。本专利技术的范例实施例另提供一种存储器控制电路单元，其用于控制可复写式非易失性存储器模块。所述存储器控制电路单元包括主机接口、存储器接口、缓冲存储器及存储器管理电路。所述主机接口用以连接至主机系统。所述存储器接口用以连接至所述可复写式非易失性存储器模块。所述存储器管理电路连接至所述主机接口、所述存储器接口及所述缓冲存储器。所述存储器管理电路用以将第一类数据缓存于所述缓冲存储器中的第一存储空间，且所述第一类数据默认是以第一编程模式存储至所述可复写式非易失性存储器模块。在所述第一类数据缓存于所述缓冲存储器的状态下，所述存储器管理电路还用以将第二类数据缓存于所述缓冲存储器中的第二存储空间，其中所述第二类数据默认是以第二编程模式存储至所述可复写式非易失性存储器模块，且所述第一编程模式不同于所述第二编程模式。在所述缓冲存储器中的所述第一类数据的数据量未达第一门槛值的状态下，若所述缓冲存储器中的所述第二类数据的数据量达到第二门槛值，所述存储器管理电路还用以发送写入指令序列以将所述缓冲存储器中的所述第一类数据存储至所述可复写式非易失性存储器模块中，其中所述第一门槛值小于所述第二门槛值。在本专利技术的一范例实施例中，所述存储器管理电路还用以从所述主机系统接收写入指令。所述写入指令指示存储属于特定逻辑单元的数据。所述存储器管理电路还用以根据所述特定逻辑单元决定所述数据属于所述第一类数据或所述第二类数据。在本专利技术的一范例实施例中，所述第一编程模式是用以将P个比特存储于所述可复写式非易失性存储器模块中的单一个存储单元，所述第二编程模式是用以将Q个比特存储于所述可本文档来自技高网...

【技术保护点】
1.一种存储器控制方法，其特征在于，用于存储器存储装置，其中所述存储器存储装置包括缓冲存储器与可复写式非易失性存储器模块，且所述存储器控制方法包括：/n将第一类数据缓存于所述缓冲存储器中的第一存储空间，其中所述第一类数据默认是以第一编程模式存储至所述可复写式非易失性存储器模块；/n在所述第一类数据缓存于所述缓冲存储器的状态下，将第二类数据缓存于所述缓冲存储器中的第二存储空间，其中所述第二类数据默认是以第二编程模式存储至所述可复写式非易失性存储器模块，且所述第一编程模式不同于所述第二编程模式；以及/n在所述缓冲存储器中的所述第一类数据的数据量未达第一门槛值的状态下，若所述缓冲存储器中的所述第二类数据的数据量达到第二门槛值，将所述缓冲存储器中的所述第一类数据存储至所述可复写式非易失性存储器模块中，其中所述第一门槛值小于所述第二门槛值。/n

【技术特征摘要】
1.一种存储器控制方法，其特征在于，用于存储器存储装置，其中所述存储器存储装置包括缓冲存储器与可复写式非易失性存储器模块，且所述存储器控制方法包括：
将第一类数据缓存于所述缓冲存储器中的第一存储空间，其中所述第一类数据默认是以第一编程模式存储至所述可复写式非易失性存储器模块；
在所述第一类数据缓存于所述缓冲存储器的状态下，将第二类数据缓存于所述缓冲存储器中的第二存储空间，其中所述第二类数据默认是以第二编程模式存储至所述可复写式非易失性存储器模块，且所述第一编程模式不同于所述第二编程模式；以及
在所述缓冲存储器中的所述第一类数据的数据量未达第一门槛值的状态下，若所述缓冲存储器中的所述第二类数据的数据量达到第二门槛值，将所述缓冲存储器中的所述第一类数据存储至所述可复写式非易失性存储器模块中，其中所述第一门槛值小于所述第二门槛值。


2.根据权利要求1所述的存储器控制方法，还包括：
从主机系统接收写入指令，其中所述写入指令指示存储属于特定逻辑单元的数据；以及
根据所述特定逻辑单元决定所述数据属于所述第一类数据或所述第二类数据。


3.根据权利要求1所述的存储器控制方法，其中所述第一编程模式是用以将P个比特存储于所述可复写式非易失性存储器模块中的单一个存储单元，所述第二编程模式是用以将Q个比特存储于所述可复写式非易失性存储器模块中的单一个存储单元，P与Q皆为正整数，且P不等于Q。


4.根据权利要求3所述的存储器控制方法，其中P小于Q。


5.根据权利要求1所述的存储器控制方法，其中所述第一门槛值对应所述可复写式非易失性存储器模块的基本写入数据单位。


6.根据权利要求1所述的存储器控制方法，还包括：
根据所述缓冲存储器的容量决定所述第二门槛值。


7.根据权利要求1所述的存储器控制方法，还包括：
在所述缓冲存储器中的所述第一类数据的所述数据量未达所述第一门槛值的所述状态下，若所述缓冲存储器中的所述第二类数据的所述数据量未达所述第二门槛值，将所述第一类数据保存于所述缓冲存储器且不将所述缓冲存储器中的所述第一类数据存储至所述可复写式非易失性存储器模块中。


8.根据权利要求1所述的存储器控制方法，还包括：
若所述缓冲存储器中的所述第一类数据的所述数据量达到所述第一门槛值，将所述缓冲存储器中的所述第一类数据存储至所述可复写式非易失性存储器模块中。


9.一种存储器存储装置，其特征在于，包括：
连接接口单元，用以连接至主机系统；
可复写式非易失性存储器模块；以及
存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，
其中所述存储器控制电路单元用以将第一类数据缓存于缓冲存储器中的第一存储空间，且所述第一类数据默认是以第一编程模式存储至所述可复写式非易失性存储器模块，
在所述第一类数据缓存于所述缓冲存储器的状态下，所述存储器控制电路单元还用以将第二类数据缓存于所述缓冲存储器中的第二存储空间，其中所述第二类数据默认是以第二编程模式存储至所述可复写式非易失性存储器模块，且所述第一编程模式不同于所述第二编程模式，并且
在所述缓冲存储器中的所述第一类数据的数据量未达第一门槛值的状态下，若所述缓冲存储器中的所述第二类数据的数据量达到第二门槛值，所述存储器控制电路单元还用以发送写入指令序列以将所述缓冲存储器中的所述第一类数据存储至所述可复写式非易失性存储器模块中，其中所述第一门槛值小于所述第二门槛值。


10.根据权利要求9所述的存储器存储装置，其中所述存储器控制电路单元还用以从所述主机系统接收写入指令，所述写入指令指示存储属于特定逻辑单元的数据，并且
所述存储器控制电路单元还用以根据所述特定逻辑单元决定所述数据属于所述第一类数据或所述第二类数据。


11.根据权利要求9所述的存储器存储装置，其中所述第一编程模式是用以将P个比特存储于所述可复写式非易失性存储器模块中的单一个存储单元，所述第二编程模式是用以将Q个比特存储于所述可复写式非易失性存储器模块中的单...

【专利技术属性】
技术研发人员：胡俊洋，洪屹廷，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：中国台湾;71