相位检测器以及相关相位检测方法技术

一种相位检测器，用来检测一第一信号与一第二信号之间的一相位差，该相位检测器包含有：一差异决定模块，用来于该第一信号的逻辑准位不同于该第二信号的逻辑准位时，发出具有一持续时间的一脉冲信号；一相位领先／落后决定模块，用来发出一检测信号以标示该第一信号与该第二信号之间的相位领先／落后关系；以及一相位决定模块，用来组合该脉冲信号与该检测信号，以产生一结果信号，其中该结果信号包含有该第一信号与该第二信号之间的差异以及相位领先／落后关系的信息。

【技术实现步骤摘要】

本专利技术相关于信号之间的相位差，尤指一种可以检测信号之间相位差的相位检测器以及其相关相位检测方法。
技术介绍
相位检测器为信号处理系统中一个非常重要的装置。相位检测器是用来决定两输入信号的相位差以及其彼此之间的相位领先/落后关系。相位检测器已经广泛地使用于许多不同的应用上，譬如通讯装置，服务控制器，以及锁相回路之中。一般来说，相位检测器可利用状态机(state machine)实现之，但是这样的相位检测器有其缺点，举例来说，当输入信号具有短时脉冲波形干扰(glitch)时，可能会因为这些干扰而错误地触发状态机转态，进而造成相位检测上的连续错误。因此，对于电路设计者而言，如何能够避免过多的错误，而正确地检测出两信号间的相位差成为一个非常重要的课题。换句话说，电路设计者必须要发展出一个错误率较小，并且功能强健的相位检测器。
技术实现思路
因此本专利技术的主要目的之一在于提供一种检测信号间相位差的相位检测气以及相关相位检测方法，以降低相位检测的错误率，进而解决公知技术的问题。根据本专利技术的申请专利范围，揭露一种相位检测器，其用来检测一第一信号与一第二信号之间的一相位差，该相位检测器包含有一差异决定模块，用来于该第一信号的逻辑准位不同于该第二信号的逻辑准位时，发出具有一持续时间的一脉冲信号；一相位领先/落后决定模块，用来发出一检测信号以标示该第一信号与该第二信号之间的相位领先/落后关系；以及一相位决定模块，用来组合该脉冲信号与该检测信号，以产生一结果信号，其中该结果信号包含有该第一信号与该第二信号之间的差异以及相位领先/落后关系的信息。根据本专利技术的申请专利范围，另揭露一种相位检测方法，其用来检测一第一信号与一第二信号之间的相位差，该相位检测方法包含有当该第一信号的逻辑准位与该第二信号的逻辑准位不同时，输出具有一持续时间的一脉冲信号；输出一检测信号，以标示该第一信号与该第二信号之间的相位领先/落后关系；以及将该脉冲信号与该检测信号加以组合，以输出一结果信号；其中该结果信号包含该第一信号与该第二信号之间的差异以及相位领先/落后关系。附图说明图1为本专利技术相位检测器的功能方块图。图2为本专利技术第一实施例的相位检测器的示意图。图3为图2所示的信号的波形示意图。图4为本专利技术第二实施例的相位检测器的示意图。图5为图4所述的信号的波形图。图6为本专利技术第三实施例的相位检测器的示意图。图7为本专利技术第四实施例的相位检测器的示意图。图8为本专利技术第五实施例的相位检测器的示意图。图9说明了当一输入信号具有短时脉冲波形干扰的时候，各信号的波形状况。图10说明了当另一个输入信号具有短时脉冲波形干扰的时候，各信号的波形状况。符号说明相位检测器 100 差异决定模块 110相位领先/落后决定模块 120相位决定模块 130取样模块 140 异或(XOR)逻辑门 111D型正反器 141、142、143、144 反向器 121、123与(AND)逻辑门 131、132、422、424 或(OR)逻辑门 122、12具体实施方式请参阅图1，图1为本专利技术相位检测器100的功能方块图。如图1所示，相位检测器100包含有一差异决定模块110，一相位领先/落后决定模块120，以及一相位决定模块130。相位决定模块130电连接至相位领先/落后模块120以及差异决定模块110。于本实施例中，差异决定模块110以及相位领先/落后模块120皆会接收两个信号S1与S2，不过差异决定模块110以及相位领先/落后模块120会对这两个信号S1与S2进行不同的运算，其中差异决定模块110是用来决定两信号S1与S2之间相位差的量值(degree)；在此，相位差的量值(degree)为相位差的“绝对值”部分(即为相位差的大小)，换句话说，于本实施例中，差异决定模块110无法得知两信号S1与S2间彼此的相位关系(譬如相位领先/落后的关系)。另一方面，相位领先/落后决定模块120是用来决定两信号S1与S2之间的相位关系。如图1所示，相位领先/落后决定模块120包含有一取样模块140。于本实施例中，取样模块140是用来于信号S1的上升缘处(rising edge)，对信号S2进行取样；因此，相位领先/落后决定模块120可以根据取样结果，来决定信号S1是否领先信号S2。举例来说，取样模块140可于信号S1的上升缘处，对信号S2进行取样。如果取样到的信号S2对应逻辑值1，那么相位领先/落后决定模块120便会认定信号S2领先信号S1。相反地，若取样到的信号S2对应逻辑值0，那么相位领先/落后决定模块120便会认定信号S2落后信号S1(或等效地认定信号S1领先信号S2)。当然地，相位领先/落后决定模块120可以输出一检测信号至相位决定模块130以借由该检测信号，来将两信号S1与S2之间相位关系的信息输出至相位决定模块130。如前所述，相位差的量值与彼此之间的相位关系都已经决定出来。因此，相位决定模块130便可以根据差异决定模块110与相位领先/落后决定模块120的输出来产生一结果信号。很明显地，前述的结果信号包含有相位差的量值以及相位关系的信息，至此，检测相位差的操作已完全执行完毕。请参阅图2以及图3。图2为本专利技术第一实施例的相位检测器100的示意图。图3为图2所示的信号的波形示意图。如图2所示，波形检测器100包含有多个逻辑门以及多个正反器(flip-flop)。这些逻辑门以及正反器的功能将于以下的揭露中详述。如图2所示，差异决定模块110包含有一异或(XOR)逻辑门111。XOR逻辑门111接收两信号S1与S2，并且对两信号S1与S2进行XOR逻辑运算。因此，在图3中，当两信号对应不同的逻辑准位时，XOR逻辑门111会输出一脉冲信号(如图中的信号V5)。于一实施例中，取样模块140包含有四个D型正反器141、142、143、144，每一个D型正反器141、142、143、144皆分别接收两信号S1与S2。在此先说明D型正反器141。D型正反器141可以利用信号S1来取样信号S2。信号S1可以输入至D型正反器141的CLK端，因此D型正反器141便会在信号S1的正缘处对信号S2进行采样。理论上，信号S1的正缘处时，当信号S2对应逻辑值1时，D型正反器141的输出信号会对应逻辑值1。为了后段的应用，相位领先/落后决定模块120另包含有一反向器121(非(NOT)逻辑门)。NOT逻辑门121是用来将D型正反器141的输出加以反向。因此，于图3中，如果信号S1领先信号S2，那么反向器121所输出的信号V1便会对应逻辑值1；否则，检测信号会对应逻辑值0。相同地，D型正反器142几乎用来执行相同的操作，只是输入至D型正反器142的CLK端的信号为信号S1’，信号S1’为信号S1的反向信号。因此，D型正反器142是于信号S1的下降缘，来取样信号S2(等效于信号S1’的上升缘处取样信号S2)。于信号S1的下降缘时，若信号S2对应逻辑值1时，输出信号V2(于图3的信号V2)亦会对应逻辑值1。相同地，输出信号V2亦可用来决定信号S1是否领先信号S2。本专利技术运用信号V1与信号V2，以决定出两个信号之间的相位关系。因此，相位领先/落后决定模块另包含有一或(OR)逻辑门122，其耦接至NOT逻辑门121与本文档来自技高网...

【技术保护点】
一种相位检测器，其用来检测一第一信号与一第二信号之间的一相位差，该相位检测器包含有：　一差异决定模块，用来于该第一信号的逻辑准位不同于该第二信号的逻辑准位时，发出具有一持续时间的一脉冲信号；一相位领先／落后决定模块，用来发出 一检测信号以标示该第一信号与该第二信号之间的相位领先／落后关系；以及一相位决定模块，用来组合该脉冲信号与该检测信号，以产生一结果信号，其中该结果信号包含有该第一信号与该第二信号之间的差异以及相位领先／落后关系的信息。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：徐哲祥，刘学欣，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]