【技术实现步骤摘要】
可变电阻非易失性存储器装置本专利申请要求于2018年7月17日在韩国知识产权局提交的第10-2018-0082678号韩国专利申请以及于2019年3月15日在美国专利商标局提交的第16/354,545号美国专利申请的优先权,这些专利申请的公开内容通过引用全部包含于此。
专利技术构思的实施例涉及可变电阻非易失性存储器装置,更具体地,涉及包括三维布置的存储器单元的可变电阻非易失性存储器装置。
技术介绍
半导体装置已高度集成,以提供优异的性能和低制造成本。半导体装置的集成密度直接影响半导体装置的成本,从而引起对高度集成的半导体装置的需求。典型的二维(2D)或平面半导体装置的集成密度可以主要由单位存储器单元占据的面积来确定。因此,典型的2D或平面半导体装置的集成密度会受到形成精细图案的技术的极大影响。然而,由于会需要极高价格的设备来形成精细图案,因此2D半导体装置的集成密度持续增加但仍会受到限制。已经开发了包括三维布置的存储器单元的三维(3D)半导体装置以克服这些限制。此外,已经开发了下一代半导体存储器装置(例如,磁性随机存取存储器(MRAM)装置和相变随机存取存储器(PRAM)装置)以提供高性能和低功耗半导体存储器装置。
技术实现思路
专利技术构思的实施例可以提供一种能够增加集成密度的可变电阻存储器装置及其制造方法。依据这些实施例,可变电阻非易失性存储器装置可以包括:半导体基底;以及多条第一导线,均在半导体基底上沿与半导体基底垂直的第一方向延伸,并在第二方向上间隔开。第二导线可以在所述多条第一导 ...
【技术保护点】
1.一种可变电阻非易失性存储器装置,所述可变电阻非易失性存储器装置包括:/n半导体基底;/n多条第一导线,均在半导体基底上沿与半导体基底垂直的第一方向延伸,并在第二方向上间隔开;/n第二导线,在所述多条第一导线的第一侧上沿与半导体基底平行的第二方向延伸;/n第三导线,在所述多条第一导线的与所述多条第一导线的第一侧相对的第二侧上沿与半导体基底平行的第二方向延伸;/n多个第一非易失性存储器单元,位于所述多条第一导线的第一侧上,并且每个第一非易失性存储器单元结合到第二导线和所述多条第一导线中的相应的第一导线,其中,所述多个第一非易失性存储器单元中的每个包括以第一序列布置的开关元件、可变电阻元件和电极;以及/n多个第二非易失性存储器单元,位于所述多条第一导线的第二侧上,并且每个第二非易失性存储器单元结合到第三导线和所述多条第一导线中的相应的第一导线,其中,所述多个第二非易失性存储器单元中的每个包括以第二序列布置的开关元件、可变电阻元件和电极,其中,第一序列和第二序列关于所述多条第一导线彼此对称。/n
【技术特征摘要】 【专利技术属性】
20180717 KR 10-2018-0082678;20190315 US 16/354,5451.一种可变电阻非易失性存储器装置,所述可变电阻非易失性存储器装置包括:
半导体基底;
多条第一导线,均在半导体基底上沿与半导体基底垂直的第一方向延伸,并在第二方向上间隔开;
第二导线,在所述多条第一导线的第一侧上沿与半导体基底平行的第二方向延伸;
第三导线,在所述多条第一导线的与所述多条第一导线的第一侧相对的第二侧上沿与半导体基底平行的第二方向延伸;
多个第一非易失性存储器单元,位于所述多条第一导线的第一侧上,并且每个第一非易失性存储器单元结合到第二导线和所述多条第一导线中的相应的第一导线,其中,所述多个第一非易失性存储器单元中的每个包括以第一序列布置的开关元件、可变电阻元件和电极;以及
多个第二非易失性存储器单元,位于所述多条第一导线的第二侧上,并且每个第二非易失性存储器单元结合到第三导线和所述多条第一导线中的相应的第一导线,其中,所述多个第二非易失性存储器单元中的每个包括以第二序列布置的开关元件、可变电阻元件和电极,其中,第一序列和第二序列关于所述多条第一导线彼此对称。
2.根据权利要求1所述的可变电阻非易失性存储器装置,其中,第一序列包括可变电阻元件、接着是电极、接着是开关元件。
3.根据权利要求2所述的可变电阻非易失性存储器装置,其中,第一序列还包括:
第二电极,位于每个可变电阻元件与所述多条第一导线中的相应的第一导线之间。
4.根据权利要求2所述的可变电阻非易失性存储器装置,其中,第一序列还包括:
第二电极,位于开关元件与第二导线之间。
5.根据权利要求3所述的可变电阻非易失性存储器装置,其中,第一序列还包括:
第三电极,位于每个开关元件与第二导线之间。
6.根据权利要求1所述的可变电阻非易失性存储器装置,其中,所述多条第一导线包括多条竖直位线,并且第二导线包括水平字线。
7.根据权利要求1所述的可变电阻非易失性存储器装置,其中,开关元件包括二极管。
8.根据权利要求1所述的可变电阻非易失性存储器装置,其中,可变电阻元件包括相变材料。
9.一种可变电阻非易失性存储器装置,所述可变电阻非易失性存储器装置包括:
半导体基底;
第一导线,在与半导体基底垂直的第一方向上延伸;
至少三条第二导线,彼此竖直地堆叠形成,第二导线中的每条在第一导线的第一侧上沿与半导体基底平行的第二方向延伸;
至少三条第三导线,彼此竖直地堆叠形成,第三导线中的每条在第一导线的与第一导线的第一侧相对的第二侧上沿与半导体基底平行的第二方向延伸;
多个绝缘层,其中,所述多个绝缘层中的每个将所述至少三条第二导电线中的两条竖直相邻的第二导线彼此分离,并且将所述至少三条第三导线中的两条竖直相邻的第三导线彼此分离;
至少三个第一非易失性存储器单元,在第一导线的第一侧上彼此堆叠形成,并且结合到所述至少三条第二导线,并且通过所述多个绝缘层中相应的绝缘层彼此分离;
至少三个第二非易失性存储器单元,在第一导线的第二侧上彼此堆叠形成,并且结合到所述至少三条第三导线,并且通过所述多个绝缘层中相应的绝缘层彼此分离。
10.根据权利要求9所述的可变电阻非易失性存储器装置,其中,所述至少三个第一非易失性存储器单元中的每个包括以第一序列布置的开关元件、可变电阻元件和电极,并且所述至少三个第二非易失性存储器单元中的每个包括以第二序列布置的开关元件、可变电阻元件和电极,其中,第一序列和第二序列关于第一导线彼此对称。
技术研发人员:殷圣豪,姜大焕,金成元,金英培,元硕载,
申请(专利权)人:三星电子株式会社,
类型:发明
国别省市:韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。