碳化硅外延衬底和制造碳化硅半导体器件的方法技术

本发明专利技术涉及一种碳化硅外延衬底，所述碳化硅外延衬底包含：碳化硅单晶衬底，所述碳化硅单晶衬底具有100mm以上的直径并且包括相对于{0001}面以大于0°且不小于8°的角度倾斜的主表面；碳化硅外延层，所述碳化硅外延层形成在所述主表面上并具有20μm以上的厚度；以及基面位错，所述基面位错包含在所述碳化硅外延层中并且具有连接到包含在所述碳化硅外延层中的螺纹螺旋位错的一端和存在于所述碳化硅外延层的表面中的另一端。所述基面位错在相对于{0001}基面中的

Silicon Carbide Epitaxy Substrate and Method for Manufacturing Silicon Carbide Semiconductor Devices

The present invention relates to a silicon carbide epitaxy substrate, which comprises: a silicon carbide single crystal substrate with a diameter of more than 100 mm and a main surface inclined at an angle greater than 0 degrees and not less than 8 degrees relative to {0001} surface; a silicon carbide epitaxy layer, which is formed on the main surface and has a thickness of more than 20 microns; The base dislocation is contained in the silicon carbide epitaxy layer and has one end of the screw dislocation connected to the silicon carbide epitaxy layer and the other end existing in the surface of the silicon carbide epitaxy layer. The base dislocation is in the relative {0001} base plane.

【技术实现步骤摘要】
【国外来华专利技术】碳化硅外延衬底和制造碳化硅半导体器件的方法
本专利技术涉及碳化硅外延衬底和制造碳化硅半导体器件的方法。本申请基于并要求2016年10月4日提交的日本专利申请2016-196636号的优先权，通过参考将其全部内容并入本文中。
技术介绍
例如，作为碳化硅外延衬底，已知的是减少螺纹刃型位错(threadingedgedislocation)和连接到所述螺纹刃型位错的基面位错的碳化硅外延衬底(例如专利文献1)。引用列表专利文献专利文献1：国际公开WO2009/0350095号小册子
技术实现思路
根据本专利技术的一个方面的碳化硅外延衬底包含：碳化硅单晶衬底，所述碳化硅单晶衬底具有100mm以上的直径并且包括相对于{0001}面以大于0°且不小于8°的角度倾斜的主表面；碳化硅外延层，所述碳化硅外延层形成在所述主表面上并具有20μm以上的厚度；以及基面位错，所述基面位错包含在所述碳化硅外延层中并且具有连接到包含在所述碳化硅外延层中的螺纹螺旋位错(threadingscrewdislocation)的一端和存在于所述碳化硅外延层的表面中的另一端。所述基面位错在相对于{0001}基面中的<11-20>方向具有20°以上且80°以下的倾斜度的方向上延伸。所述基面位错的密度为0.05/cm2以下。附图说明图1是示意性显示根据本专利技术实施方案的碳化硅外延衬底的局部横断面视图；且图2是示意性显示具有连接到螺纹螺旋位错的一端的基面位错和连接到所述基面位错的另一基面位错的俯视图；图3是示意性显示具有连接到螺纹螺旋位错的一端的基面位错和连接到所述基面位错的另一基面位错的透视图(1)；图4是示意性显示具有连接到螺纹螺旋位错的一端的基面位错和连接到所述基面位错的另一基面位错的透视图(2)；图5是示意性显示具有连接到螺纹螺旋位错的一端的基面位错和产生另一基面位错的机制的俯视图(1)；图6是示意性显示具有连接到螺纹螺旋位错的一端的基面位错和产生另一基面位错的机制的俯视图(2)；图7是示意性显示具有连接到螺纹螺旋位错的一端的基面位错和产生另一基面位错的机制的俯视图(3)；图8是示意性显示具有连接到螺纹螺旋位错的一端的基面位错和产生另一基面位错的机制的俯视图(4)；图9是示意性显示具有连接到螺纹螺旋位错的一端的基面位错和产生另一基面位错的机制的俯视图(5)；图10是具有连接到螺纹螺旋位错的一端的基面位错和另一基面位错的PL图像(光致发光)(1)；图11是具有连接到螺纹螺旋位错的一端的基面位错和另一基面位错的PL图像(光致发光)(2)；图12是示意性显示膜沉积设备的构造的实例的侧视图；图13是示意性显示膜沉积设备的构造的实例的侧视图；图14是显示根据本专利技术实施方案的制造碳化硅外延衬底的方法的概要的流程图；图15是显示膜沉积设备中的温度控制和气体流量控制的实例的时序图；图16是显示在不实施快速冷却工艺条件下制造碳化硅外延衬底的方法的膜沉积设备中的温度控制和气体流量控制的实例的时序图；图17是通过在不实施快速冷却工艺条件下制造碳化硅外延衬底的方法制造的碳化硅外延衬底中的位错的PL图像；图18是显示根据本专利技术实施方案的制造碳化硅半导体器件的方法的概要的流程图；图19是根据本专利技术实施方案的制造碳化硅半导体器件的方法的工艺流程图(1)；图20是根据本专利技术实施方案的制造碳化硅半导体器件的方法的工艺流程图(2)；以及图21是根据本专利技术实施方案的制造碳化硅半导体器件的方法的工艺流程图(3)。具体实施方式同时，应注意，当在使用含有许多被称为位错的晶格缺陷的碳化硅外延衬底的同时制造半导体器件时，半导体器件的可靠性降低。因此，期望没有位错的碳化硅外延衬底，但是制造没有位错的碳化硅外延衬底非常困难。因此，专利文献1公开了一种碳化硅外延衬底，所述碳化硅外延衬底减少了螺纹刃型位错和连接到所述螺纹刃型位错的基面位错。然而，仅通过减少螺纹刃型位错和连接到螺纹刃型位错的基面位错，在碳化硅外延衬底中不能充分地提高要制造的半导体器件的可靠性。因此，期望一种能够制造具有高可靠性的半导体器件的碳化硅衬底。因此，本专利技术旨在提供碳化硅衬底和制造碳化硅外延衬底的方法，所述方法能够减少连接到螺纹螺旋位错的基面位错作为目的之一。下面描述用于实施本专利技术的技术的实施方案。此处，省略对相同构件等的描述，同时将相同的附图标记分配给相同的构件。[本专利技术实施方案的描述]首先，下面列出并描述了本专利技术的实施方案。在下面的附图中，相同或相应的元件具有相同的分配的附图标记，并且不再重复其说明。另外，关于本文中的结晶学表示，单个取向、组取向、单个平面和组平面分别以[]、<>、()和{}显示。此外，结晶学上的负指数由上面带有横杠“-”的数字表示，然而，本文中的负号在数字之前。此外，本专利技术的外延生长是同质外延生长。[1]根据本专利技术实施方案的碳化硅外延衬底包括：碳化硅单晶衬底，所述碳化硅单晶衬底具有100mm以上的直径并且包括相对于{0001}面以大于0°且不小于8°的角度倾斜的主表面；碳化硅外延层，所述碳化硅外延层形成在所述主表面上并具有20μm以上的厚度；以及基面位错，所述基面位错包含在所述碳化硅外延层中并且具有连接到包含在所述碳化硅外延层中的螺纹螺旋位错的一端和存在于所述碳化硅外延层的表面中的另一端，其中所述基面位错在相对于{0001}基面中的<11-20>方向具有20°以上且80°以下的倾斜度的方向上延伸，并且其中所述基面位错的密度为0.05/cm2以下。本申请的专利技术人发现了一种基面位错，所述基面位错具有连接到螺纹螺旋位错的一端和形成碳化硅外延衬底中的碳化硅层的表面的另一端，所述碳化硅外延衬底包含形成在所述碳化硅单晶衬底上的碳化硅外延层。基面位错具有位错线，所述位错线相对于{0001}面中的<11-20>方向具有20°以上且80°以下的倾斜度。根据本申请的专利技术人的发现，基面位错易于产生在碳化硅单晶衬底中，所述碳化硅单晶衬底具有相对于{0001}面在大于0°且不小于8°的角度下倾斜的主表面，且特别地具有100mm以上的直径，进一步具有150mm以上的直径。当存在这样的基面位错时，基面位错增加，并且可以制造包含许多基面位错的碳化硅外延衬底。当使用包含许多这样的基面位错的碳化硅外延衬底制造半导体器件时，所制造的半导体器件的可靠性可能降低。因此，在碳化硅外延衬底中，通过将在整个表面中基面位错的数量控制为一个以上并且将密度控制为0.05/cm2以下，通过使用所述碳化硅外延衬底制造的半导体器件的可靠性的下降能够受到抑制。此处，通过使用PL(光致发光)成像装置对碳化硅外延层的整个表面进行分析并且通过将检测到的基面位错的数量除以所述碳化硅外延层表面的面积，能够计算基面位错的数量和密度。例如，能够使用PL成像装置PLIS-100(由PHOTONDesignCorporation制造)。此处，上述整个表面不包含未用于半导体器件的区域。此处，未用于半导体器件的区域是指例如距衬底边缘3mm的区域。[2]存在另一基面位错，所述另一基面位错连接到所述基面位错的另一端且在<11-20>方向上延伸。[3]所述碳化硅单晶衬底的直径为150mm以上。[4]一种制造碳化硅半导体器件的方法，所述本文档来自技高网...

【技术保护点】
1.一种碳化硅外延衬底，所述碳化硅外延衬底包含：碳化硅单晶衬底，所述碳化硅单晶衬底具有100mm以上的直径并且包括相对于{0001}面以大于0°且不小于8°的角度倾斜的主表面；碳化硅外延层，所述碳化硅外延层形成在所述主表面上并具有20μm以上的厚度；以及基面位错，所述基面位错包含在所述碳化硅外延层中并且具有连接到包含在所述碳化硅外延层中的螺纹螺旋位错的一端和存在于所述碳化硅外延层的表面中的另一端，其中所述基面位错在相对于{0001}基面中的<11‑20>方向具有20°以上且80°以下的倾斜度的方向上延伸，并且其中所述基面位错的密度为0.05/cm

【技术特征摘要】
【国外来华专利技术】2016.10.04 JP 2016-1966361.一种碳化硅外延衬底，所述碳化硅外延衬底包含：碳化硅单晶衬底，所述碳化硅单晶衬底具有100mm以上的直径并且包括相对于{0001}面以大于0°且不小于8°的角度倾斜的主表面；碳化硅外延层，所述碳化硅外延层形成在所述主表面上并具有20μm以上的厚度；以及基面位错，所述基面位错包含在所述碳化硅外延层中并且具有连接到包含在所述碳化硅外延层中的螺纹螺旋位错的一端和存在于所述碳化硅外延层的表面中的另一端，其中所述基面位错在相...

【专利技术属性】
技术研发人员：堀勉，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：日本,JP