图像感测装置制造方法及图纸

图像感测装置。一种图像感测装置包括：像素阵列，该像素阵列包括一个或更多个像素组，每个像素组生成重置信号和数据信号；多条线，所述多条线与所述像素阵列联接，并且被构造成传送从像素阵列中的像素组接收到的重置信号和数据信号；读出电路，该读出电路与多条线联接；第一读出线，该第一读出线与读出电路联接；全局计数器，该全局计数器被联接以对读出重置信号和读出数据信号进行计数；第一存储电路，该第一存储电路与第一读出线联接并且还与全局计数器联接；线控制电路，该线控制电路与第一存储电路联接；第二读出线，该第二读出线与线控制电路联接；以及第二存储电路，该第二存储电路与第二读出线联接并且还与全局计数器联接。

【技术实现步骤摘要】
图像感测装置
该专利文献中公开的技术和实现方式总体上涉及用于包括图像感测装置的电子装置的半导体设计技术。
技术介绍
图像感测装置利用半导体的感光特性来捕获图像。图像感测装置通常分为电荷耦合器件(CCD)图像传感器和互补型金属氧化物半导体(CMOS)图像传感器。CMOS图像传感器使得模拟控制电路和数字控制电路二者能够被集成在单个集成电路(IC)中。CMOS图像传感器被广泛用于许多应用中。
技术实现思路
除了其它方面以外，该专利文献还提供了具有优化的像素信号读出路径的图像感测装置的设计。根据所公开技术的实施方式，一种图像感测装置包括：像素阵列，该像素阵列包括一个或更多个像素组，每个像素组生成重置信号和数据信号；多条线，所述多条线与所述像素阵列联接，并且被构造成传送从所述像素阵列中的像素组接收到的重置信号和数据信号；读出电路，该读出电路与所述多条线联接，并且该读出电路被构造成(1)在控制信号的第一时段期间基于来自像素组的重置信号来输出读出重置信号并(2)在所述控制信号的第二时段期间基于来自所述像素组的数据信号来输出读出数据信号，并且使所述控制信号在所述第一时段和所述第二时段期间具有不同的逻辑值；第一读出线，该第一读出线与所述读出电路联接，并且被构造成传送与所述像素阵列中的所述像素组关联并且从所述读出电路接收到的读出重置信号和读出数据信号；全局计数器，该全局计数器被联接以对所述读出重置信号和所述读出数据信号进行计数，并且被构造成生成分别作为对所述读出重置信号和所述读出数据信号的响应的用全局计数信号表示的计数值；第一存储电路，该第一存储电路与所述第一读出线联接以接收所述读出重置信号和所述读出数据信号，并且该第一存储电路还与所述全局计数器联接以接收并存储与所述读出重置信号和所述读出数据信号对应的计数值；线控制电路，该线控制电路与所述第一存储电路联接，并且被构造成基于所述控制信号选择性地接收来自所述读出电路的所述读出重置信号并生成分别与所述读出重置信号对应的读出控制信号；第二读出线，该第二读出线与所述线控制电路联接，并且被构造成传送从所述线控制电路接收到的所述读出控制信号；以及第二存储电路，该第二存储电路与所述第二读出线联接以接收来自所述线控制电路的所述读出控制信号，并且该第二存储电路还与所述全局计数器联接以接收并存储与所述读出重置信号对应的计数值。所述线控制电路可以被构造成选择性地将所述第二读出线与接地电压端子联接。所述线控制电路可以被构造成基于所述控制信号将所述第一读出线与所述第二读出线联接或者将所述第一读出线与所述第二读出线分离。所述线控制电路可以在所述控制信号的所述第一时段期间将所述第一读出线与所述第二读出线联接，并且在所述控制信号的所述第二时段期间将所述第一读出线与所述第二读出线分离，所述控制信号的所述第二时段后于所述控制信号的所述第一时段。所述第一存储电路可以被配置成用与所述读出数据信号对应的计数值替换与所述读出重置信号对应的计数值。所述第一存储电路可以在所述控制信号的所述第一时段期间存储与所述读出重置信号对应的计数值，并且在所述控制信号的所述第二时段期间存储与所述读出数据信号对应的计数值，所述第二存储电路可以在所述第一时段期间存储与所述读出重置信号对应的计数值，并且在所述控制信号的所述第二时段期间保持已经在所述第一时段期间存储的计数值。所述重置信号可以在传送所述数据信号之前被传送。当所述第一存储电路用与所述读出数据信号对应的计数值替换与所述读出重置信号对应的计数值时，所述第二存储电路可以存储与所述读出重置信号对应的计数值。所述读出电路可以包括：多个转换电路，所述多个转换电路被构造成将所述重置信号转换成数字型的重置信号，并且将所述数据信号转换成数字型的数据信号；以及多个触发电路，所述多个触发电路被构造成在所述重置信号被转变成所述数字型的重置信号时生成所述读出重置信号，并且在所述数据信号被转变成所述数字型的数据信号时生成所述读出数据信号。所述像素阵列可以包括沿着列方向和行方向布置的多个像素，并且所述像素组中的每一个包括在同一行中布置的像素。根据本专利技术的实施方式，一种图像感测装置包括：像素，该像素在读出重置时段期间生成重置信号并且在读出数据时段期间生成数据信号；全局计数器，该全局计数器被联接以接收与所述重置信号对应的读出重置信号和与所述数据信号对应的读出数据信号，并且该全局计数器被配置成生成分别作为对所述读出重置信号和所述读出数据信号的响应的用全局计数信号表示的计数值；第一存储电路，该第一存储电路与所述全局计数器联接，以接收并存储与所述读出重置信号和所述读出数据信号对应的计数值；以及第二存储电路，该第二存储电路与所述全局计数器联接，以接收并存储与所述读出重置信号对应的计数值，其中，所述第一存储电路被设置成比所述第二存储电路更邻近于所述像素。该图像感测装置还可以包括：第一读出线，该第一读出线与所述第一存储电路联接；转换电路，该转换电路被设置成接收所述重置信号和所述数据信号，并且被配置成将所述重置信号转换成数字型的重置信号并将所述数据信号转换成数字型的数据信号；触发电路，该触发电路被配置成向所述第一读出线输出所述读出重置信号并且向所述第一读出线输出所述读出数据信号，所述读出重置信号是当所述重置信号被转变成所述数字型的重置信号时被激活的，所述读出数据信号是当所述数据信号被转变成所述数字型的数据信号时被激活的；第二读出线，该第二读出线与所述第二存储电路联接；以及线控制电路，该线控制电路被设置成在所述读出重置时段和所述读出数据时段期间接收具有不同逻辑值的控制信号，并且被配置成基于所述控制信号选择性地接收来自所述触发电路的所述读出重置信号并将所述读出重置信号传送到所述第二存储电路。所述线控制电路可以在所述读出重置时段期间生成与所述读出重置信号对应的读出控制信号，并且在所述读出数据时段期间将所述第二读出线与接地电压端子联接。所述线控制电路可以基于所述控制信号将所述第一读出线与所述第二读出线联接或者将所述第一读出线与所述第二读出线分离。所述线控制电路可以响应于所述读出重置信号而将所述第一读出线与所述第二读出线联接，并且响应于所述读出数据信号而将所述第一读出线与所述第二读出线分离。所述第一存储电路可以被配置成用与所述读出数据信号对应的计数值替换与所述读出重置信号对应的计数值。所述重置信号可以在生成所述数据信号之前被生成。所述第一存储电路可以在所述读出重置时段期间存储与所述读出重置信号对应的计数值，随后在所述读出数据时段期间存储与所述读出数据信号对应的计数值，所述第二存储电路可以在所述读出重置时段期间存储与所述读出重置信号对应的计数值，并且在所述读出数据时段期间保持已经在所述读出重置时段期间存储的计数值。当所述第一存储电路用与所述读出数据信号对应的计数值替换与所述读出重置信号对应的计数值时，所述第二存储电路可以存储与所述读出重置信号对应的计数值。附图说明图1是例示基于所公开技术的实施方式的图像感测装置的示例的框图。图2是例示基于所公开技术的实施方式的读出电路的示例的框图。图3是例示基于所公开技术的实施方式的第一存储电路、线控制电路和第二存储电路的示例的框图。图4和图5是例示图3中例示的第一存储电路、线控制电路和第二存本文档来自技高网...

【技术保护点】
1.一种图像感测装置，该图像感测装置包括：像素阵列，该像素阵列包括一个或更多个像素组，每个像素组生成重置信号和数据信号；多条线，所述多条线与所述像素阵列联接，并且被构造成传送从所述像素阵列中的像素组接收到的重置信号和数据信号；读出电路，该读出电路与所述多条线联接，并且该读出电路被构造成(1)在控制信号的第一时段期间基于来自像素组的重置信号来输出读出重置信号并(2)在所述控制信号的第二时段期间基于来自所述像素组的数据信号来输出读出数据信号，并且使所述控制信号在所述第一时段和所述第二时段期间具有不同的逻辑值；第一读出线，该第一读出线与所述读出电路联接，并且被构造成传送与所述像素阵列中的所述像素组关联并且从所述读出电路接收到的读出重置信号和读出数据信号；全局计数器，该全局计数器被联接以对所述读出重置信号和所述读出数据信号进行计数，并且被构造成生成分别作为对所述读出重置信号和所述读出数据信号的响应的用全局计数信号表示的计数值；第一存储电路，该第一存储电路与所述第一读出线联接以接收所述读出重置信号和所述读出数据信号，并且该第一存储电路还与所述全局计数器联接以接收并存储与所述读出重置信号和所述读出数据信号对应的计数值；线控制电路，该线控制电路与所述第一存储电路联接，并且被构造成基于所述控制信号选择性地接收来自所述读出电路的所述读出重置信号并生成分别与所述读出重置信号对应的读出控制信号；第二读出线，该第二读出线与所述线控制电路联接，并且被构造成传送从所述线控制电路接收到的所述读出控制信号；以及第二存储电路，该第二存储电路与所述第二读出线联接以接收来自所述线控制电路的所述读出控制信号，并且该第二存储电路还与所述全局计数器联接以接收并存储与所述读出重置信号对应的计数值。...

【技术特征摘要】
2017.11.08 KR 10-2017-01481231.一种图像感测装置，该图像感测装置包括：像素阵列，该像素阵列包括一个或更多个像素组，每个像素组生成重置信号和数据信号；多条线，所述多条线与所述像素阵列联接，并且被构造成传送从所述像素阵列中的像素组接收到的重置信号和数据信号；读出电路，该读出电路与所述多条线联接，并且该读出电路被构造成(1)在控制信号的第一时段期间基于来自像素组的重置信号来输出读出重置信号并(2)在所述控制信号的第二时段期间基于来自所述像素组的数据信号来输出读出数据信号，并且使所述控制信号在所述第一时段和所述第二时段期间具有不同的逻辑值；第一读出线，该第一读出线与所述读出电路联接，并且被构造成传送与所述像素阵列中的所述像素组关联并且从所述读出电路接收到的读出重置信号和读出数据信号；全局计数器，该全局计数器被联接以对所述读出重置信号和所述读出数据信号进行计数，并且被构造成生成分别作为对所述读出重置信号和所述读出数据信号的响应的用全局计数信号表示的计数值；第一存储电路，该第一存储电路与所述第一读出线联接以接收所述读出重置信号和所述读出数据信号，并且该第一存储电路还与所述全局计数器联接以接收并存储与所述读出重置信号和所述读出数据信号对应的计数值；线控制电路，该线控制电路与所述第一存储电路联接，并且被构造成基于所述控制信号选择性地接收来自所述读出电路的所述读出重置信号并生成分别与所述读出重置信号对应的读出控制信号；第二读出线，该第二读出线与所述线控制电路联接，并且被构造成传送从所述线控制电路接收到的所述读出控制信号；以及第二存储电路，该第二存储电路与所述第二读出线联接以接收来自所述线控制电路的所述读出控制信号，并且该第二存储电路还与所述全局计数器联接以接收并存储与所述读出重置信号对应的计数值。2.根据权利要求1所述的图像感测装置，其中，所述线控制电路被构造成选择性地将所述第二读出线与接地电压端子联接。3.根据权利要求1所述的图像感测装置，其中，所述线控制电路被构造成基于所述控制信号将所述第一读出线与所述第二读出线联接或者将所述第一读出线与所述第二读出线分离。4.根据权利要求1所述的图像感测装置，其中，所述线控制电路在所述控制信号的所述第一时段期间将所述第一读出线与所述第二读出线联接，并且在所述控制信号的所述第二时段期间将所述第一读出线与所述第二读出线分离，所述控制信号的所述第二时段后于所述控制信号的所述第一时段。5.根据权利要求1所述的图像感测装置，其中，所述第一存储电路被配置成用与所述读出数据信号对应的计数值替换与所述读出重置信号对应的计数值。6.根据权利要求1所述的图像感测装置，其中，所述第一存储电路在所述控制信号的所述第一时段期间存储与所述读出重置信号对应的计数值，并且在所述控制信号的所述第二时段期间存储与所述读出数据信号对应的计数值，其中，所述第二存储电路在所述第一时段期间存储与所述读出重置信号对应的计数值，并且在所述控制信号的所述第二时段期间保持已经在所述第一时段期间存储的计数值。7.根据权利要求1所述的图像感测装置，其中，所述重置信号在传送所述数据信号之前被传送。8.根据权利要求1所述的图像感测装置，其中，当所述第一存储电路用与所述读出数据信号对应的计数值替换与所述读出重置信号对应的计数值时，所述第二存储电路存储与所述读出重置信号对应的计数值。9.根据权利要求1所述的图像感测装置，其中，所述读出电路包括：多个转换电路，所述多个转换电路被构造成将所述重置信号转换成数字型的重置信号并且将所述数据信号转换成数字型的数据信号；以及多个触发电路，所述多个...

【专利技术属性】
技术研发人员：黄元锡，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR