具有隔离结构的芯片制造技术

本发明专利技术提供一种具有隔离结构的芯片，其包括晶片所述晶片包括：衬底；形成于所述衬底上的第一电路；形成于所述衬底上的与所述第一电路相邻的第二电路；隔离沟槽，其位于第一电路和第二电路之间的衬底部分，其中，第一电路和第二电路之间的衬底部分称为衬底间隙区；金属连接层，其位于所述衬底的第一表面且横跨所述衬底间隙区，所述金属连接层用于电连接第一电路和第二电路。与现有技术相比，本发明专利技术中的第一电路和第二电路位于同一衬底上，且通过激光切割位于第一电路和第二电路之间的衬底部分，以形成隔离沟槽，从而增强电路隔离性能。

Chips with isolation structure

The invention provides a chip with an isolation structure, which comprises a substrate, a first circuit formed on the substrate, a second circuit formed on the substrate adjacent to the first circuit, and an isolation groove, a substrate part between the first circuit and the second circuit, in which the substrate part between the first circuit and the second circuit is referred to as a substrate part. Substrate gap area; metal connection layer, which is located on the first surface of the substrate and spans the substrate gap area, is used to electrically connect the first circuit and the second circuit. Compared with the prior art, the first circuit and the second circuit of the invention are located on the same substrate, and the substrate part between the first circuit and the second circuit is cut by laser to form an isolation groove, thereby enhancing the isolation performance of the circuit.

【技术实现步骤摘要】
具有隔离结构的芯片
本专利技术涉及芯片设计
，特别涉及一种具有隔离结构的芯片，其可以增强电路隔离性能。
技术介绍
在芯片设计中，增强电路之间的隔离，可以减少噪声电路对敏感电路的影响。请参考图1所示，其描述了现有技术中把Part_A和Part_B两个电路集成在同一个芯片上的示意图。这样的好处是集成度高，一起加工效率高。但是会存在一个电路对另一个电路干扰的问题，例如Part_A为噪声很大的数字电路(Part_A可被称为噪声电路)，Part_B为对噪声敏感的模拟电路(Part_B可被称为敏感电路)。这样就会产生数字电路对模拟电路的干扰，降低模拟电路的性能，严重时会导致模拟电路功能失效。因此，有必要提出一种具有隔离结构的芯片，来增强电路隔离性能。
技术实现思路
本专利技术的目的在于提供一种具有隔离结构的芯片，其可以增强电路隔离性能。为了解决上述问题，本专利技术提供一种具有隔离结构的芯片，其包括晶片，所述晶片包括：衬底；形成于所述衬底上的第一电路；形成于所述衬底上的与所述第一电路相邻的第二电路；隔离沟槽，其位于第一电路和第二电路之间的衬底部分，其中，第一电路和第二电路之间的衬底部分称为衬底间隙区；金属连接层，其位于所述衬底的第一表面且横跨所述衬底间隙区，所述金属连接层用于电连接第一电路和第二电路。进一步的，所述隔离沟槽自衬底的第一表面贯穿至衬底的第二表面，且所述隔离沟槽贯穿一部分所述衬底间隙区；所述金属连接层横跨未被所述隔离沟槽贯穿的另一部分所述衬底间隙区。进一步的，所述隔离沟槽自衬底的第一表面贯穿至衬底的第二表面，且所述隔离沟槽贯穿整个所述衬底间隙区；所述金属连接层横跨整个所述衬底间隙区。进一步的，所述晶片还包括密封环，所述密封环位于所述衬底的第一表面，所述密封环沿所述晶片的隔离沟槽的边缘，以及被切割形成晶片时的切割边缘形成环形结构。进一步的，所述密封环包括：有源区，其自所述衬底的第一表面延伸入所述衬底内；接触孔层，其位于所述第一有源区上方；金属层，其位于所述接触孔层的上方，所述金属层通过所述接触孔层与所述有源区相连。进一步的，所述衬底的杂质类型与有源区的杂质类型相同。进一步的，所述密封环包括：阱区，其自所述衬底的第一表面延伸入所述衬底内；有源区，其自所述阱区的第一表面延伸入所述阱区内；接触孔层，其位于所述第一有源区上方；金属层，其位于所述接触孔层的上方，所述金属层通过所述接触孔层与所述有源区相连。进一步的，所述衬底的杂质类型与阱区的杂质类型相反；所述阱区的杂质类型与有源区的杂质类型相同。进一步的，所述隔离沟槽是通过激光切割所述衬底间隙区产生的。进一步的，所述第一电路为数字电路，所述第二电路为模拟电路。与现有技术相比，本专利技术中的第一电路(例如噪声电路)和第二电路(例如敏感电路)位于同一衬底上，且通过激光切割位于第一电路和第二电路之间的衬底部分，以形成隔离沟槽，从而增强电路隔离性能。【附图说明】为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：图1为现有技术中把Part_A和Part_B两个电路集成在同一个芯片上的示意图；图2为本专利技术在第一实施例中的具有隔离结构的芯片的俯视示意图；图3为本专利技术在第二实施例中的具有隔离结构的芯片的俯视示意图；图4为本专利技术基于图3实现方式，在一个实施例中位于隔离沟槽附近的剖视图；图5为本专利技术在第三实施例中的具有隔离结构的芯片的俯视示意图；图6为本专利技术在第四实施例中的具有隔离结构的芯片的俯视示意图；图7为图5和图6中的封闭环在第一实施例中的剖面示意图；图8为图5和图6中的封闭环在第二实施例中的剖面示意图；图9为图5和图6中的封闭环在第三实施例中的剖面示意图；图10为本专利技术在第五实施例中的具有隔离结构的芯片的俯视示意图；图11为本专利技术在一个实施例中的具有隔离结构的芯片的制造方法的流程示意图。【具体实施方式】为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。此处所称的“一个实施例”或“实施例”是指可包含于本专利技术至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。基于附图1中Part_A对Part_B的噪声干扰问题，专利技术人进行了大量的研究、分析发现，主要的干扰机制是：噪声电路Part_A会注入电流噪声进入衬底，衬底波动会导致敏感电路Part_B被影响。对同一个晶片来说，噪声电路Part_A和敏感电路Part_B位于同一个衬底上，衬底具有导电性。故专利技术人提供了新的技术方案：本专利技术中的第一电路(例如噪声电路)和第二电路(例如敏感电路)位于同一衬底上，且通过激光切割位于第一电路和第二电路之间的衬底部分，以形成隔离沟槽，从而增强电路隔离性能。请参考图2所示，其为本专利技术在第一实施例中的具有隔离结构的芯片的俯视示意图。图2所示的具有隔离结构的芯片包括晶片200，所述晶片200是在晶圆制造完成后，被切割得到的独立晶片。所述晶片200包括：衬底(未标识)、第一电路Part_A、第二电路Part_B、隔离沟槽210和金属连接层220。其中，第一电路Part_A形成于所述衬底上；第二电路Part_B形成于所述衬底上且与所述第一电路Part_A相邻；隔离沟槽210位于第一电路Part_A和第二电路Part_B之间的衬底部分，其中，第一电路Part_A和第二电路Part_B之间的衬底部分称为衬底间隙区230；金属连接层220位于所述衬底的第一表面且横跨所述衬底间隙区230，所述金属连接层220用于电连接第一电路Part_A和第二电路Part_B。在图2所示的具体实施例中，所述隔离沟槽210自衬底的第一表面贯穿至衬底的第二表面，且所述隔离沟槽210贯穿一部分所述衬底间隙区230，仅保留右侧一个窄区域(该窄区域可称为“未被所述隔离沟槽贯穿的另一部分所述衬底间隙区230”)，以便保留(或支撑)第一电路Part_A和第二电路Part_B之间的金属连接层220，故所述衬底间隙区230右侧的该窄区域又称为连线区。所述金属连接层220横跨该连线区(即未被所述隔离沟槽贯穿的另一部分所述衬底间隙区)。图2中的三条粗实线为示意的金属连接层220中的金属连接线，所述金属连接层220通过这三条金属连接线实现第一电路Part_A和第二电路Part_B之间的电连接。图2中“通过隔离沟槽210把第一电路Part_A和第二电路Part_B部分分开，仅保留右侧一个窄区域”的方式，可以极大增大寄生的衬底电阻，减少第一电路Part_A和第二电路Part_B之间的相互影响。从等效寄生电阻的原理看:电阻值其中，R为电阻值，ρ为电阻率，L为电阻长度，A为截面积。图2中的实现方式，相当于减少的了衬底寄生电阻的截面积。在一个优选的实施例中，通过激光切割第一电路Part_A和第二电路Part_B之间的衬底部分，以形成所本文档来自技高网...

【技术保护点】
1.一种具有隔离结构的芯片，其包括晶片，其特征在于，所述晶片包括：衬底；形成于所述衬底上的第一电路；形成于所述衬底上的与所述第一电路相邻的第二电路；隔离沟槽，其位于第一电路和第二电路之间的衬底部分，其中，第一电路和第二电路之间的衬底部分称为衬底间隙区；金属连接层，其位于所述衬底的第一表面且横跨所述衬底间隙区，所述金属连接层用于电连接第一电路和第二电路。

【技术特征摘要】
1.一种具有隔离结构的芯片，其包括晶片，其特征在于，所述晶片包括：衬底；形成于所述衬底上的第一电路；形成于所述衬底上的与所述第一电路相邻的第二电路；隔离沟槽，其位于第一电路和第二电路之间的衬底部分，其中，第一电路和第二电路之间的衬底部分称为衬底间隙区；金属连接层，其位于所述衬底的第一表面且横跨所述衬底间隙区，所述金属连接层用于电连接第一电路和第二电路。2.根据权利要求1所述的具有隔离结构的芯片，其特征在于，所述隔离沟槽自衬底的第一表面贯穿至衬底的第二表面，且所述隔离沟槽贯穿一部分所述衬底间隙区；所述金属连接层横跨未被所述隔离沟槽贯穿的另一部分所述衬底间隙区。3.根据权利要求1所述的具有隔离结构的芯片，其特征在于，所述隔离沟槽自衬底的第一表面贯穿至衬底的第二表面，且所述隔离沟槽贯穿整个所述衬底间隙区；所述金属连接层横跨整个所述衬底间隙区。4.根据权利要求1所述的具有隔离结构的芯片，其特征在于，所述晶片还包括密封环，所述密封环位于所述衬底的第一表面，所述密封环沿所述晶片的隔离沟槽的边缘，以及被切割形成晶片时的切割边缘形成环形结构。5....

【专利技术属性】
技术研发人员：王钊，
申请(专利权)人：合肥中感微电子有限公司，
类型：发明
国别省市：安徽,34