半导体装置的制作方法制造方法及图纸

本发明专利技术公开一种半导体装置的制作方法，其包括下列步骤，在半导体基底的第一区与第二区上分别形成多个第一栅极结构与多个第二栅极结构。第二栅极结构之间的间距大于第一栅极结构之间的间距。进行第一离子注入制作工艺，用以于第一栅极结构之间形成第一掺杂区。进行第二离子注入制作工艺，用以于第二栅极结构之间形成第二掺杂区。第二离子注入制作工艺的倾斜角度大于第一离子注入制作工艺的倾斜角度。第二离子注入制作工艺的注入剂量低于第一离子注入制作工艺的注入剂量。进行蚀刻制作工艺，用以移除至少部分的第一掺杂区而形成第一凹陷，且用以移除至少部分的第二掺杂区而形成第二凹陷。

Fabrication Method of Semiconductor Device

The invention discloses a method for fabricating a semiconductor device, which comprises the following steps: forming a plurality of first gate structures and a plurality of second gate structures on the first and second regions of a semiconductor substrate, respectively. The spacing between the second grid structure is larger than that between the first grid structure. The first ion implantation process is used to form the first doping region between the first gate structures. A second ion implantation process is carried out to form a second doping region between the second gate structures. The tilt angle of the second ion implantation process is larger than that of the first ion implantation process. The implantation dose of the second ion implantation process is lower than that of the first ion implantation process. The etching process is carried out to remove at least part of the first doping region to form the first depression, and to remove at least part of the second doping region to form the second depression.

【技术实现步骤摘要】
半导体装置的制作方法
本专利技术涉及一种半导体装置的制作方法，尤其是涉及一种包括离子注入制作工艺的半导体装置的制作方法。
技术介绍
随着半导体集成电路工业的技术发展，越来越多的半导体装置可被整合于一半导体集成电路(integratedcircuit，IC)中，而个别半导体装置的体积则变得越来越小。场效晶体管(field-effecttransistor，FET)为半导体IC中当作基础单元的典型半导体装置。一个场效晶体管可包括一栅极结构形成于一半导体基底上以及一源极与一漏极形成于半导体基底中且与栅极结构相邻。在现有技术中，源极与漏极以对半导体基底进行掺杂而形成。随着集成电路的集成度越来越高且集成电路中的场效晶体管越来越小，许多不同的制作工艺被开发来形成源极与漏极，而其中一种制作工艺是利用外延技术来形成源极与漏极。在此制作工艺中，半导体基底被蚀刻而形成凹陷，并接着于凹陷中以外延方式形成半导体材料而由此形成源极与漏极。在凹陷中所形成的半导体材料可视不同种类的场效晶体管而有所变化。举例来说，若要形成P型通道场效晶体管，可于凹陷中形成硅锗(SiGe)材料以形成源极与漏极。由于硅锗具有比硅更大的晶格常数，故硅锗的源极与漏极会对场效晶体管的通道产生压缩应力，进而使得通道的空穴迁移率增加。此外，若要形成N型通道场效晶体管，可于凹陷中形成掺杂磷的硅(Si:P)以形成源极与漏极。然而，外延成长所形成的材料容易受到叠差(stackingfault)等缺陷状况影响其材料特性，而当此些缺陷状况分布不均匀时，不但会使得晶体管的电性表现发生变化，另一方面也会导致不同晶体管之间的电性均匀性变差而直接影响到生产良率。
技术实现思路
本专利技术提供了一种半导体装置的制作方法，对于具有不同栅极结构间距的区域进行不同制作工艺条件的离子注入制作工艺以形成所需的掺杂区，由此减少离子注入制作工艺对于具有不同栅极结构间距的区域所造成的影响差异，进而达到改善半导体装置的电性均匀性的效果。本专利技术的一实施例提供一种半导体装置的制作方法，包括下列步骤。首先，提供一半导体基底，半导体基底上定义有一第一区与一第二区。在半导体基底的第一区上形成多个第一栅极结构。在半导体基底的第二区上形成多个第二栅极结构。多个第二栅极结构之间的间距大于多个第一栅极结构之间的间距。进行一第一离子注入制作工艺，用以于多个第一栅极结构之间的半导体基底中形成一第一掺杂区。进行一第二离子注入制作工艺，用以于多个第二栅极结构之间的半导体基底中形成一第二掺杂区。第二离子注入制作工艺的倾斜角度大于第一离子注入制作工艺的倾斜角度，且第二离子注入制作工艺的注入剂量低于第一离子注入制作工艺的注入剂量。进行一蚀刻制作工艺，用以移除至少部分的第一掺杂区而于半导体基底中形成一第一凹陷，且用以移除至少部分的第二掺杂区而于半导体基底中形成一第二凹陷。附图说明图1至图6为本专利技术第一实施例的半导体装置的制作方法示意图，其中图2为沿图1中A-A’剖线所绘示的剖视图；图3为图2之后的状况示意图；图4为图3之后的状况示意图；图5为图4之后的状况示意图；图6为图5之后的状况示意图。图7为栅极结构间距与漏极电流变异之间的关系示意图。图8与图9为本专利技术第二实施例的半导体装置的制作方法示意图，其中图9为图8之后的状况示意图。主要元件符号说明10半导体基底10A主动区11浅沟槽隔离21A第一介电层21B第二介电层22A第一栅极材料层22B第二栅极材料层23A第一盖层23B第二盖层31第一掺杂区32第二掺杂区41第一掩模层42第二掩模层51第一外延结构52第二外延结构81第一离子注入制作工艺82第二离子注入制作工艺90蚀刻制作工艺A1第一倾斜角A2第二倾斜角D1第一方向D2第二方向D3厚度方向GS1第一栅极结构GS2第二栅极结构H1第一高度H2第二高度R1第一区R2第二区RC1第一凹陷RC2第二凹陷S1第一间距S2第二间距SP1第一间隙子SP2第二间隙子W1第一宽度W2第二宽度W3第三宽度W4第四宽度具体实施方式请参阅图1至图6。图1至图6所绘示为本专利技术第一实施例的半导体装置的制作方法示意图，其中图1为上视图，而图2可被视为沿图1中A-A’剖线所绘示的剖视图。本实施例的半导体装置的制作方法可包括下列步骤。首先，如图1与图2所示，提供一半导体基底10，半导体基底10上定义有一第一区R1与一第二区R2。然后，在半导体基底10的第一区R1上形成多个第一栅极结构GS1，且于半导体基底10的第二区R2上形成多个第二栅极结构GS2。在一些实施例中，各第一栅极结构GS1以及各第二栅极结构GS2可分别沿第一方向D1延伸，多个第一栅极结构GS1可沿一第二方向D2重复排列且具有相同的间距(例如图2中所示的第一间距S1)，多个第二栅极结构GS2可沿第二方向D2重复排列且具有相同的间距(例如图2中所示的第二间距S2)，而第二方向D2可大体上与第一方向D1正交，但并不以此为限。在一些实施例中，也可视需要使第一栅极结构GS1与第二栅极结构GS2分别沿不同的方向延伸。此外，多个第二栅极结构GS2之间的第二间距S2大于多个第一栅极结构GS1之间的第一间距S1，而第一区R1上未形成有第二栅极结构GS2，且第二区R2上未形成有第一栅极结构GS1。换句话说，第一区R1上的栅极结构具有相对较小的间距，而第二区R2上的栅极结构具有相对较大的间距。在一些实施例中，第一栅极结构GS1与第二栅极结构GS2可由相同的制作工艺一并形成，故可有相似的结构，但并不以此为限。举例来说，在一些实施例中，各第一栅极结构GS1可包括一第一介电层21A、一第一栅极材料层22A以及一第一盖层23A于半导体基底10的厚度方向D3上堆叠设置，而各第二栅极结构GS2可包括一第二介电层21B、一第二栅极材料层22B以及一第二盖层23B于半导体基底10的厚度方向D3上堆叠设置。第一介电层21A与第二介电层21B可包括相同的材料例如氧化硅、氮氧化硅、高介电常数(highdielectricconstant，high-k)材料或其他适合的介电材料。上述的高介电常数材料可包括例如氧化铪(hafniumoxide,HfO2)、硅酸铪氧化合物(hafniumsiliconoxide,HfSiO4)、硅酸铪氮氧化合物(hafniumsiliconoxynitride,HfSiON)、氧化铝(aluminumoxide,Al2O3)、氧化钽(tantalumoxide,Ta2O5)、氧化锆(zirconiumoxide,ZrO2)或其他适合的高介电常数材料。第一栅极材料层22A与第二栅极材料层22B可包括相同的材料例如多晶硅、非晶硅或金属导电材料。而第一盖层23A与第二盖层23B可包括相同的材料例如氮化硅、氮氧化硅、氮碳化硅或其他适合的绝缘材料。在一些实施例中，第一栅极结构GS1中的第一栅极材料层22A与第二栅极结构GS2中的第二栅极材料层22B可当作取代金属栅极(replacementmetalgate，RMG)制作工艺中的虚置栅极(dummygate)，但并不以此为限。此外，在一些实施例中，各第一栅极结构GS1的高度(例如图2中所示的第一高度H1)与各第二栅极结构GS2的高度(例如图2中所示的第二高度H2)可大体上相本文档来自技高网...

【技术保护点】
1.一种半导体装置的制作方法，包括：提供一半导体基底，该半导体基底上定义有一第一区与一第二区；在该半导体基底的该第一区上形成多个第一栅极结构；在该半导体基底的该第二区上形成多个第二栅极结构，其中该多个第二栅极结构之间的间距大于该多个第一栅极结构之间的间距；进行一第一离子注入制作工艺，用以于该多个第一栅极结构之间的该半导体基底中形成一第一掺杂区；进行一第二离子注入制作工艺，用以于该多个第二栅极结构之间的该半导体基底中形成一第二掺杂区，其中该第二离子注入制作工艺的倾斜角度大于该第一离子注入制作工艺的倾斜角度，且该第二离子注入制作工艺的注入剂量低于该第一离子注入制作工艺的注入剂量；以及进行一蚀刻制作工艺，用以移除至少部分的该第一掺杂区而于该半导体基底中形成一第一凹陷，且用以移除至少部分的该第二掺杂区而于该半导体基底中形成一第二凹陷。

【技术特征摘要】
1.一种半导体装置的制作方法，包括：提供一半导体基底，该半导体基底上定义有一第一区与一第二区；在该半导体基底的该第一区上形成多个第一栅极结构；在该半导体基底的该第二区上形成多个第二栅极结构，其中该多个第二栅极结构之间的间距大于该多个第一栅极结构之间的间距；进行一第一离子注入制作工艺，用以于该多个第一栅极结构之间的该半导体基底中形成一第一掺杂区；进行一第二离子注入制作工艺，用以于该多个第二栅极结构之间的该半导体基底中形成一第二掺杂区，其中该第二离子注入制作工艺的倾斜角度大于该第一离子注入制作工艺的倾斜角度，且该第二离子注入制作工艺的注入剂量低于该第一离子注入制作工艺的注入剂量；以及进行一蚀刻制作工艺，用以移除至少部分的该第一掺杂区而于该半导体基底中形成一第一凹陷，且用以移除至少部分的该第二掺杂区而于该半导体基底中形成一第二凹陷。2.如权利要求1所述的半导体装置的制作方法，其中该多个第二栅极结构之间的该间距大于100纳米。3.如权利要求2所述的半导体装置的制作方法，其中该多个第二栅极结构之间的该间距大于120纳米。4.如权利要求1所述的半导体装置的制作方法，其中该第二离子注入制作工艺的该倾斜角度介于20度至30度之间。5.如权利要求1所述的半导体装置的制作方法，其中该第二离子注入制作工艺的该注入剂量介于120E13离子/平方厘米至180E13离子/平方厘米之间。6.如权利要求5所述的半导体装置的制作方法，其中该第二离子注入制作工艺的该注入剂量介于135E13离子/平方厘米至165E13离子/平方厘米之间。7.如权利要求1所述的半导体装置的制作方法，其中该第一离子注入制作工艺中使用的掺杂质与该第二离子注入制作工艺中使用的掺杂质相同。8.如权利要求1所述的半导体装置的制作方法，其中该第一离子注入制作工艺中使用的该掺杂质与该第二离子注入制作工艺中使用的该掺杂...

【专利技术属性】
技术研发人员：叶俊麟，曾学志，蔡佳真，罗大刚，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71