具有BJT技术中的选择器的相变存储器及其差分读取方法技术

本申请涉及具有BJT技术中的选择器的相变存储器及其差分读取方法。相变存储器设备包括存储器阵列，存储器阵列包括第一存储器单元和第二存储器单元，每个存储器单元包括相变元件和选择器，第一存储器单元和第二存储器单元分别连接到第一本地位线和第二本地位线，第一本地位线和第二本地位线又分别连接到第一主位线和第二主位线。在电源电压对主位线的寄生电容进行预充电。当本地位线被选择为访问存储在相变元件中的相应的逻辑数据时，本地位线的寄生电容首先使用先前存储在主位线的寄生电容中的电荷来进行充电，并且然后通过相应的相变元件来进行放电。逻辑数据的读取是通过比较放电时间来进行的。

Phase Change Memory with Selector in BJT Technology and Its Differential Reading Method

This application relates to a phase change memory with a selector in BJT technology and a differential reading method thereof. The phase change memory device includes a memory array, which includes a first memory unit and a second memory unit. Each memory unit includes a phase change element and a selector. The first memory unit and the second memory unit are connected to the first local bit line and the second local bit line respectively. The first local bit line and the second local bit line are connected to the first main bit line and the second local bit line respectively. Bithematic line. The parasitic capacitance of the main line is pre-charged at the power supply voltage. When the local bit line is selected to access the corresponding logical data stored in the phase change element, the parasitic capacitance of the local bit line is charged by the charge previously stored in the parasitic capacitance of the main bit line, and then discharged by the corresponding phase change element. Logic data is read by comparing discharge time.

【技术实现步骤摘要】
具有BJT技术中的选择器的相变存储器及其差分读取方法相关申请的交叉引用本申请要求于2017年9月28日提交的意大利专利申请号102017000108905的优先权，其申请通过引用的方式被并入于此。
本公开涉及相变存储器设备，并且涉及差分读取方法。
技术介绍
如所知，非易失性相变存储器(即所谓的嵌入式相变存储器(ePCM))代表新一代集成存储器，其中信息的存储是通过开发相变材料来获得的，相变材料具有能够在具有明显不同值的电阻率的相之间切换的特性。特别地，这些材料可以在具有高电阻率的非晶相和具有低电阻率的结晶相或多晶相之间切换。因此，在相变存储器单元中，可以将在单元中存储的数据的不同值关联到单元的存储器元件的相应的相。例如，可以使用被称为“硫属化物”或“硫族材料”的元素周期表的VI族元素(诸如碲(Te)、硒(Se)或锑(Sb))，以形成相变存储器元件。特别地，由锗(Ge)、锑(Sb)和碲(Te)组成的、被称作GST(具有化学成分Ge2Sb2Te5)的合金目前在这种存储器元件中具有广泛应用。在存储器元件中的相切换可以通过局部增加硫族材料区域的温度来获得，例如通过引起穿过被布置为与硫族材料区域相接触的电阻电极(通常称为“加热器”)的电编程电流的通路。通过焦耳效应，电流产生相变所需的温度分布。特别地，当硫族材料处在具有高电阻率的非晶态(所谓的RESET态)时，需要施加一定持续时间和振幅的第一电流脉冲(所谓的SET脉冲)，以使硫族材料能够缓慢冷却。经受了该处理，硫族材料改变状态，并且从高电阻率态切换到低电阻率结晶态(所谓的SET态)。相反地，当硫族材料处在SET态时，需要施加大振幅和短持续时间的第二电流脉冲(所谓的RESET脉冲)，以使硫族材料能够回到高电阻率非晶态。如所知的，可以在存储器阵列中在由字线(WL)形成的行和由位线(BL)形成的列中布置许多存储器单元。选择器(例如MOSFET或BJT)电连接到加热器，以使得电编程电流选择性地通过特定存储器单元的相应的存储器元件。从而防止对未选择的存储器单元的不期望的编程。相对于MOSFET技术，使用BJT类型的选择器提供优势，诸如由单元占据的面积的大大减少。然而，通常，由于BJT的高阈值电压和流经BJT的基极端子的电流，使用BJT选择器引起更高的功率消耗以及使用更高的电源电压的需求。在已知类型的ePCM电路中，可以通过向硫族材料的存储器元件施加足够低的电压以不引起其可察觉的加热，以及然后通过读取在存储器单元中流动的电流的值，来执行对存储在存储器单元中的数据的读取。假设电流与硫族材料的电导率成正比，那么可以确定材料在哪个相，以及因此获得在存储器单元中存储的数据。进一步已知的是差分类型的ePCM读取架构，其中将相反态的两个存储器单元相关联到每个位。例如，如果被相关联到位的第一存储器单元和第二存储器单元分别在SET态和RESET态中，那么该位具有“1”值；并且如果被相关联到位的第一存储器单元和第二存储器单元分别在RESET态和SET态中，那么该位具有“0”值。针对ePCM的差分读取架构提供在可靠性方面的优势，只要数据以冗余的方式存储，并且进一步不要求产生参考电流，只要仅通过比较在被关联到同一位的单元中流动的相应的电流来执行读取。在不同类型的存储器单元中的电流的比较是利用读出放大器来执行的，读出放大器可以可选择地连接到被关联到存储器单元的位线。在该情况下，读出放大器也具有差分结构，并且需要最小化放大器元件之间的偏移以提升读取操作的准确性。通常，在针对已知类型的非易失性存储器的读取架构中，需要读出放大器能够在比位线的偏置电压高的电源电压下操作。在具有BJT类型的选择器的存储器的情况下，例如，已知类型的读取架构将在高于1.8V(取决于工艺转角和温度)的电压下提供读出放大器的必要的供电，然而在设备上可获得的电源电压倾向于低得多，例如在40nm技术工艺中在1V和1.3V之间，以及在28nm技术工艺中在0.9V和1.1V之间。出于该原因，将必须以升高的电压使用电荷泵来为读出放大器供电，从而增加其功率消耗。例如，利用一级电荷泵，读出放大器的功率消耗以大于2的因数成倍增加。
技术实现思路
本专利技术的实施例提供相变存储器设备和差分读取方法，其可以克服已知技术的缺点。根据本专利技术，提供了相变存储器设备和差分读取方法。例如，相变存储器设备包括存储器阵列，存储器阵列包括第一本地位线和第二本地位线，第一本地位线连接到第一存储器单元，第一存储器单元包括BJT技术中的第一选择器，第一选择器被布置为与第一相变元件串联，第一相变元件具有第一电阻值，第一电阻值可以关联到第一逻辑数据；第二本地位线连接到第二存储器单元，第二存储器单元包括BJT技术中的第二选择器，第二选择器被布置为与第二相变元件串联，第二相变元件具有与第一电阻值不同的第二电阻值，所述第二电阻值可以关联到第二逻辑数据。第一本地位线和第二本地位线具有相应的第一寄生电容和第二寄生电容。存储器阵列还包括第一主位线和第二主位线，第一主位线具有第三寄生电容，第二主位线具有第四寄生电容。第一预充电开关被设置在第一主位线和电源线之间，电源线被设计为提供第一电源电压，并且第二预充电开关被设置在第二主位线和电源线之间。第一本地开关被设置在第一本地位线和第一主位线之间，并且第二本地开关被设置在第二本地位线和第二主位线之间。控制器可操作地耦合到第一预充电开关和第二预充电开关的相应的控制端子以及第一本地开关和第二本地开关的相应的控制端子。控制器被配置为：在第一瞬时，闭合第一预充电开关和第二预充电开关，用于在第一电源电压下对第三寄生电容和第四寄生电容进行充电；在时间上处于第一瞬时之后的第二瞬时，断开第一预充电开关和第二预充电开关，并且闭合第一本地开关和第二本地开关，用于使用第三寄生电容和第四寄生电容的电压来对第一寄生电容和第二寄生电容进行充电；以及在时间上处于第二瞬时之后的第三瞬时，激活第一选择器，以便使第一寄生电容和第三寄生电容能够通过第一存储器单元以第一放电速率放电，第一放电速率是第一电阻值的函数；以及激活第二选择器，以使第二寄生电容和第四寄生电容能够通过第二存储器单元以第二放电速率放电，第二放电速率是第二电阻值的函数。读取级可以读取包含在第一存储器单元和第二存储器单元中的逻辑数据，其被耦合到存储器阵列并且被配置为比较第一充电速率和第二充电速率以及生成比较结果。附图说明为了更好地理解本专利技术，现在纯粹通过非限制性示例的方式，参照附图，描述优选的实施例，其中：图1A是根据本专利技术的一个实施例的非易失性存储器设备的一部分的示意性图示；图1B是图1A的非易失性存储器设备的另一部分的示意性图示，其包括图1A中所表示的部分；图2示出属于图1A的非易失性存储器设备的读取级，用于读取存储器设备自身的存储器单元中所存储的逻辑数据；图3A-图3H示出在逻辑数据的读取周期期间图1A的非易失性存储器设备的相应的控制信号的时间曲线图；以及图4是在本专利技术的一个实施例中包含非易失性存储器设备的电子系统的简化框图。具体实施方式在图1A中示意性地所表示的并且作为整体由参考数字1所指定的是非易失性存储器设备的一部分，特别地非易失性存储器设备属于ePCM类型，其仅限在理解本公开所必需的部分。特别地，非易本文档来自技高网...

【技术保护点】
1.一种相变存储器设备，包括：存储器阵列，所述存储器阵列包括：第一本地位线，连接到第一存储器单元，所述第一存储器单元包括BJT技术中的第一选择器，所述第一选择器被布置为与第一相变元件串联，所述第一相变元件具有与第一逻辑数据相关联的第一电阻值，其中所述第一本地位线具有第一寄生电容；第二本地位线，连接到第二存储器单元，所述第二存储器单元包括BJT技术中的第二选择器，所述第二选择器被布置为与第二相变元件串联，所述第二相变元件具有与所述第一电阻值不同的第二电阻值，所述第二电阻值与第二逻辑数据相关联，其中所述第二本地位线具有第二寄生电容；第一主位线，具有第三寄生电容；以及第二主位线，具有第四寄生电容；电源线，被设计为提供第一电源电压；第一预充电开关，在所述第一主位线和所述电源线之间；第二预充电开关，在所述第二主位线和所述电源线之间；第一本地开关，在所述第一本地位线和所述第一主位线之间；第二本地开关，在所述第二本地位线和所述第二主位线之间；控制器，可操作地耦合到所述第一预充电开关和所述第二预充电开关的相应的控制端子以及所述第一本地开关和所述第二本地开关的相应的控制端子，所述控制器被配置为：在第一瞬时，闭合所述第一预充电开关和所述第二预充电开关，用于以所述第一电源电压对所述第三寄生电容和所述第四寄生电容进行充电；在时间上处于所述第一瞬时之后的第二瞬时，断开所述第一预充电开关和所述第二预充电开关，并且闭合所述第一本地开关和所述第二本地开关，用于使用所述第三寄生电容和所述第四寄生电容的电压来对所述第一寄生电容和所述第二寄生电容进行充电；以及在时间上处于所述第二瞬时之后的第三瞬时，激活所述第一选择器，以便使所述第一寄生电容和所述第三寄生电容能够通过所述第一存储器单元以第一放电速率放电，所述第一放电速率是所述第一电阻值的函数，并且激活所述第二选择器，以使所述第二寄生电容和所述第四寄生电容能够通过所述第二存储器单元以第二放电速率放电，所述第二放电速率是所述第二电阻值的函数；以及读取级，被耦合到所述存储器阵列，并且被配置为通过比较所述第一充电速率和所述第二充电速率来读取包含在所述第一存储器单元和所述第二存储器单元中的所述逻辑数据。...

【技术特征摘要】
2017.09.28 IT 1020170001089051.一种相变存储器设备，包括：存储器阵列，所述存储器阵列包括：第一本地位线，连接到第一存储器单元，所述第一存储器单元包括BJT技术中的第一选择器，所述第一选择器被布置为与第一相变元件串联，所述第一相变元件具有与第一逻辑数据相关联的第一电阻值，其中所述第一本地位线具有第一寄生电容；第二本地位线，连接到第二存储器单元，所述第二存储器单元包括BJT技术中的第二选择器，所述第二选择器被布置为与第二相变元件串联，所述第二相变元件具有与所述第一电阻值不同的第二电阻值，所述第二电阻值与第二逻辑数据相关联，其中所述第二本地位线具有第二寄生电容；第一主位线，具有第三寄生电容；以及第二主位线，具有第四寄生电容；电源线，被设计为提供第一电源电压；第一预充电开关，在所述第一主位线和所述电源线之间；第二预充电开关，在所述第二主位线和所述电源线之间；第一本地开关，在所述第一本地位线和所述第一主位线之间；第二本地开关，在所述第二本地位线和所述第二主位线之间；控制器，可操作地耦合到所述第一预充电开关和所述第二预充电开关的相应的控制端子以及所述第一本地开关和所述第二本地开关的相应的控制端子，所述控制器被配置为：在第一瞬时，闭合所述第一预充电开关和所述第二预充电开关，用于以所述第一电源电压对所述第三寄生电容和所述第四寄生电容进行充电；在时间上处于所述第一瞬时之后的第二瞬时，断开所述第一预充电开关和所述第二预充电开关，并且闭合所述第一本地开关和所述第二本地开关，用于使用所述第三寄生电容和所述第四寄生电容的电压来对所述第一寄生电容和所述第二寄生电容进行充电；以及在时间上处于所述第二瞬时之后的第三瞬时，激活所述第一选择器，以便使所述第一寄生电容和所述第三寄生电容能够通过所述第一存储器单元以第一放电速率放电，所述第一放电速率是所述第一电阻值的函数，并且激活所述第二选择器，以使所述第二寄生电容和所述第四寄生电容能够通过所述第二存储器单元以第二放电速率放电，所述第二放电速率是所述第二电阻值的函数；以及读取级，被耦合到所述存储器阵列，并且被配置为通过比较所述第一充电速率和所述第二充电速率来读取包含在所述第一存储器单元和所述第二存储器单元中的所述逻辑数据。2.根据权利要求1所述的相变存储器设备，其中所述读取级具有第一输入端子和第二输入端子；其中所述第一寄生电容和所述第三寄生电容两者都被耦合到接地端子和第一中间节点；其中所述第二寄生电容和所述第四寄生电容两者都被耦合到所述接地端子和第二中间节点；其中所述相变存储器设备进一步包括第一主选择开关和第二主选择开关，所述第一主选择开关在所述第一输入端子和所述第一中间节点之间，所述第二主选择开关在所述第二输入端子和所述第二中间节点之间；其中所述控制器进一步被配置为：在所述第二瞬时和所述第三瞬时之间的或者与所述第二瞬时同时的第四瞬时，闭合所述第一主选择开关和所述第二主选择开关，用于在所述第一输入端子生成第一电压并且在所述第二输入端子生成第二电压，其中所述第一电压根据所述第一放电速率随时间减小，并且所述第二电压根据所述第二放电速率随时间减小；以及其中所述比较包括比较所述第一电压和所述第一电压。3.根据权利要求2所述的相变存储器设备，其中所述读取级包括读出放大器，所述读出放大器包括：第一输入端子，被耦合到所述读取级的所述第一输入端子；第二输入端子，被耦合到所述读取级的所述第二输入端子；第一反相器，具有输入端子和输出端子，所述输入端子被耦合到所述读出放大器的所述第一输入端子，所述输出端子被耦合到所述读出放大器的所述第二输入端子；以及第二反相器，具有输入端子和输出端子，所述输入端子被耦合到所述读出放大器的所述第二输入端子，所述输出端子被耦合到所述读出放大器的所述第一输入端子。4.根据权利要求3所述的相变存储器设备，进一步包括电压比较器，所述电压比较器具有第一比较输入和第二比较输入，所述第一比较输入被耦合到所述第一反相器的输出端子，所述第二比较输入被耦合到所述第二反相器的输出端子。5.根据权利要求4所述的相变存储器设备，其中所述读出放大器进一步包括第一补偿电容器和第二补偿电容器，所述第一补偿电容器在所述第一反相器的输出端子和所述读出放大器的第二输入端子之间，所述第二补偿电容器在所述第二反相器的输出端子和所述读出放大器的第一输入端子之间；以及其中所述电压比较器的第一比较输入被连接在所述第一反相器的输出端子和所述第一补偿电容器之间，并且所述电压比较器的第二比较输入被连接在所述第二反相器的输出端子和所述第二补偿电容器之间。6.根据权利要求3所述的相变存储器设备，其中所述读取级进一步包括：第一耦合电容器，在所述读取级的第一输入端子和所述读出放大器的第一输入端子之间；以及第二耦合电容器，在所述读取级的第二输入端子和所述读出放大器的第二输入端子之间；其中由第二电源电压对所述第一反相器和所述第二反相器供电，所述第二电源电压比所述第一电源电压低。7.根据权利要求6所述的相变存储器设备，其中所述读取级进一步包括：第一耦合开关，在所述读取级的第一输入端子和所述第一耦合电容器之间；以及第二耦合开关，在所述读取级的第二输入端子和所述第二耦合电容器之间；其中所述控制器进一步被配置为：在所述第三瞬时之后的第五瞬时，断开所述第一耦合开关和所述第二耦合开关，用于中断在所述读取级的第一输入端子处的所述第一电压随时间的所述减小，以及中断在所述读取级的第二输入端子处的所述第二电压随时间的所述减小。8.根据权利要求7所述的相变存储器设备，进一步包括：第一电压钳位开关，在所述电源线和所述读取级的第一输入端子之间，所述第一电压钳位开关与串联的所述第一预充电开关和所述第一主选择开关并联；以及第二电压钳位开关，在所述电源线和所述读取级的第二输入端子之间，所述第二电压钳位开关与串联的所述第二预充电开关和所述第二主选择开关并联。9.根据权利要求8所述的相变存储器设备，进一步包括：读取开关，具有第一传导端子和第二传导端子，所述第一传导端子被连接在所述第一耦合开关和所述第一耦合电容器之间，所述第二传导端子被连接在所述第二耦合开关和所述第二耦合电容器之间；第一平衡开关，与所述第一反相器并联；以及第二平衡开关，与所述第二反相器并联。10.根据权利要求8所述的相变存储器设备，其中所述控制器进一步被配置为：在所述第一瞬时和所述第二瞬时之间的瞬时，闭合所述第一耦合开关和所述第一电压钳位开关，以便以所述第一电源电压对所述第一耦合电容器进行充电；在所述第一瞬时和所述第二瞬时之间的瞬时，闭合所述第二耦合开关和所述第二电压钳位开关，用于以所述第一电源电压对所述第二耦合电容器进行充电；以及在所述第四瞬时和所述第三瞬时之间的第六瞬时，断开所述第一耦合开关和所述第二耦合开关。11.根据权利要求10所述的相变存储器设备，进一步包括：读取开关，具有第一传导端子和第二传导端子，所述第一传导端子被连接在所述第一耦合开关和所述第一耦合电容器之间，所述第二传导端子被连接在所述第二耦合开关和所述第二耦合电容器之间；第一平衡开关，与所述第一反相器并联；以及第二平衡开关，与所述第二反相器并联，所述控制器进一步被配置为：在所述第五瞬时之后的第七瞬时，断开所述第一平衡开关和所述第二平衡开关，使所述读出放大器进入亚稳定平衡的状态，以及在与所述第七瞬时同时的或者所述第七瞬时之后的第八瞬时，闭合所述读取开关，将所述第一耦合电容器和所述第二耦合电容器串联连接在一起，并且因此使所述读出放大器进入稳定平衡的状态。12.一种用于读取存储在相变存储器设备中的逻辑数据的方法，所述相变存储器设备包括：存储器阵列，所述存储器阵列包括：第一本地位线，连接到第一存储器单元，所述第一存储器单元包括BJT技术中的第一选择器，所述第一选择器被布置为与第一相变元件串联，所述第一相变元件具有与第一逻辑数据相关联的第一电阻值，其中所述第一本地位线具有第一寄生电容；第二本地位线，连接到第二存储器单元，所述第二存储器单元包括BJT技术中的第二选择器，所述第二选择器被布置为与第二相变元件串联，所述第二相变元件具有与所述第一电阻值不同的第二电阻值，所述第二电阻值与第二逻辑数据相关联，其中所述第二本地位线具有第二寄生电容；第一主位线，具有第三寄生电容；以及第二主位线，具有第四寄生电容；电源线，被设计为提供第一电源电压；第一预充电开关，在所述第一主位线和所述电源线之间；第二预充电开关，在所述第二主位线和所述电源线之间；第一本地开关，在所述第一本地位线和所述第一主位线之间；第二本地开关，在所述第二本地位线和所述第二主位线之间；所述方法包括：在第一瞬时，闭合所述第一预充电开关和所述第二预充电开关，以便以所述第一电源电压对所述第三寄生电容和所述第四寄生电容进行充电；在时间上处于所述第一瞬时之后的第二瞬时，断开所述第一预充电开关和所述第二预充电开关，并且...

【专利技术属性】
技术研发人员：A·康特，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：意大利,IT