一种阵列基板及其制备方法、显示面板、显示装置制造方法及图纸

本发明专利技术涉及显示技术领域，公开一种阵列基板及其制备方法、显示面板、显示装置。阵列基板包括阵列分布的薄膜晶体管，以及层叠于薄膜晶体管上的有机绝缘层、第一电极层和第一绝缘层，其中：有机绝缘层、第一电极层和第一绝缘层中的至少一层上设有与隔垫物位置对应的槽孔、以使阵列基板表面与隔垫物对应的位置上形成凹陷部。上述阵列基板表面形成有凹陷部，在对盒时，隔垫物的顶部可以插在该凹陷部内，从而被限位，不易产生滑动，进而可以避免隔垫物划伤显示区配向膜，提升产品良率和稳定性。并且，相对于现有技术的阵列基板制备过程，上述阵列基板的制备过程没有增加工艺流程，且制备工艺也并没有变化，具有较大的成本优势。

An array substrate and its preparation method, display panel and display device

The invention relates to the display technology field, and discloses an array substrate, a preparation method thereof, a display panel and a display device. The array substrate consists of an array distributed thin film transistor, as well as an organic insulating layer, a first electrode layer and a first insulating layer overlaid on the thin film transistor. At least one layer of the organic insulating layer, the first electrode layer and the first insulating layer is provided with slots corresponding to the position of the spacer to form a depression on the surface of the array substrate corresponding to the position of the spacer. A depression is formed on the surface of the array substrate. When the box is aligned, the top of the spacer can be inserted in the depression, thus being limited and not easy to slide. Thus, the spacer can avoid scratching the directional film of the display area and improve the product yield and stability. Moreover, compared with the preparation process of the array substrate in the prior art, the preparation process of the array substrate does not increase the process flow, and the preparation process has not changed, so it has a great cost advantage.

【技术实现步骤摘要】
一种阵列基板及其制备方法、显示面板、显示装置
本专利技术涉及显示
，特别涉及一种阵列基板及其制备方法、显示面板、显示装置。
技术介绍
目前，高分辨率阵列基板产品，普遍采用有机绝缘膜层覆盖薄膜晶体管阵列，通过涂布、曝光、显影、固化后的有机绝缘膜应力很低，但厚度可达3.0um以上，可有效降低电容，达到高分辨率、低功耗产品需求。但其缺点是有机膜的涂布具有较高的台阶覆盖性，其上表面较为平整光滑，从而最终形成的阵列基板表面较为平整，当阵列基板与彩膜基板对盒后，由于隔垫物(PS)顶部没有固定，PS在阵列基板表面较易滑动，划伤显示区的配向膜，导致显示区出现漏光。
技术实现思路
本专利技术公开了一种阵列基板及其制备方法、显示面板、显示装置，目的是加强隔垫物的稳定性，避免隔垫物移动划伤配向膜。为达到上述目的，本专利技术提供以下技术方案：一种阵列基板，包括阵列分布的薄膜晶体管，以及依次层叠于所述薄膜晶体管上的有机绝缘层、第一电极层和第一绝缘层，其中：所述有机绝缘层、第一电极层和第一绝缘层中的至少一层上设有与隔垫物位置对应的槽孔、以使所述阵列基板表面与所述隔垫物对应的位置上形成凹陷部。上述阵列基板表面，在与隔垫物对应的位置上形成有凹陷部，在对盒时，隔垫物的顶部可以插在该凹陷部内，从而被限位，不易产生滑动，进而可以避免隔垫物划伤显示区配向膜，提升产品良率和稳定性。并且，相对于现有技术的阵列基板制备过程，上述阵列基板的制备过程没有增加工艺流程，且制备工艺也并没有变化，只需要将有机绝缘层、第一电极层和第一绝缘层中的至少一层的掩膜版图形作出相应改变，即可实现上述阵列基板的制备，因此，具有较大的成本优势。可选的，所述有机绝缘层上设有与所述隔垫物位置对应的槽孔，所述槽孔为凹槽。可选的，所述凹槽的内表面为弧形面。可选的，所述第一绝缘层上设有与所述隔垫物位置对应的槽孔，所述槽孔为过孔。可选的，所述第一绝缘层和所述第一电极层上均设有与所述隔垫物位置对应的槽孔，所述槽孔为过孔。可选的，所述阵列基板上还设有层叠于所述第一绝缘层上的第二电极层；所述第二电极层上设有与所述隔垫物位置对应的过孔，或者，所述第二电极层覆盖所述凹陷部区域。可选的，当所述第二电极层覆盖所述凹陷部区域时，所述第一绝缘层和所述第一电极层的过孔为套孔。可选的，所述第一电极层为公共电极，所述第二电极层为像素电极。可选的，所述隔垫物在阵列基板上的投影位于所述薄膜晶体管在阵列基板上的投影内。一种显示面板，包括上述任一技术方案所述的阵列基板，还包括：与所述阵列基板对盒设置的彩膜基板、以及设置于所述阵列基板和所述彩膜基板之间的多个隔垫物，所述隔垫物靠近所述阵列基板的一端插在所述凹陷部内。一种显示装置，包括上述技术方案所述的显示面板。一种阵列基板的制备方法，包括以下步骤：在基板上制备阵列分布的薄膜晶体管；在所述薄膜晶体管上形成有机绝缘层；在所述有机绝缘层上形成第一电极层；在所述第一电极层上形成第一绝缘层；其中，所述有机绝缘层、第一电极层和第一绝缘层中的至少一层上设有与隔垫物位置对应的槽孔、以使所述阵列基板表面与所述隔垫物对应的位置上形成凹陷部。附图说明图1为本专利技术实施例提供的一种阵列基板的部分结构示意图；图2为本专利技术实施例提供的一种显示面板沿图1中的A-A方向的截面示意图；图3为本专利技术实施例提供的一种阵列基板沿图1中的A-A方向的截面示意图；图4为本专利技术另一实施例提供的一种阵列基板沿图1中的A-A方向的截面示意图；图5为本专利技术实施例提供的一种阵列基板的截面示意图；图6为图5中的阵列基板在采用构图工艺制备图形的过程示意图；图7为本专利技术实施例提供的一种阵列基板的制备方法流程图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图1-图5所示，本专利技术实施例提供了一种阵列基板，包括阵列分布的薄膜晶体管1，以及依次层叠于薄膜晶体管1上的有机绝缘层2、第一电极层3和第一绝缘层4，其中：有机绝缘层2、第一电极层3和第一绝缘层4中的至少一层上设有与隔垫物7位置对应的槽孔、以使阵列基板的表面与隔垫物7对应的位置上形成凹陷部100。上述阵列基板表面，在与隔垫物7对应的位置上形成有凹陷部100，在对盒时，隔垫物7的顶部可以插在该凹陷部100内，从而被限位，不易产生滑动，进而可以避免隔垫物7划伤显示区配向膜，提升产品良率和稳定性。并且，相对于现有技术的阵列基板制备过程，上述阵列基板的制备过程没有增加工艺流程，并且制备工艺也并没有变化，只需要将有机绝缘层2、第一电极层3和第一绝缘层4中的至少一层的掩膜版图形作出相应改变，即可实现上述阵列基板的制备，因此，具有较大的成本优势。具体的，上述描述中，阵列基板的表面与隔垫物7对应的位置，具体指隔垫物7在阵列基板表面投影区域；同理，有机绝缘层2、第一电极层3和第一绝缘层4上与隔垫物7对应位置即指的是隔垫物7在上述各层上的投影区域。另外，有机绝缘层2覆盖在薄膜晶体管1上，可以将薄膜晶体管1所形成的沟道区和阶梯区覆盖填平，进而也可称之‘平坦层’；而第一绝缘层4可以仅是一层或多层无机绝缘层(PVX)，也可以是无机绝缘层和有机绝缘层的多层交替结构，本申请实施例中对于其材料和结构层数没有限定。下面，对于阵列基板表面凹陷部100的形成方式进行举例说明。如图3所示，一种具体的实施例中，第一绝缘层4上设有与隔垫物7位置对应的第一过孔，进而，导致最终形成的阵列基板的表面形成了凹陷部100。如图4所示，一种具体的实施例中，第一绝缘层4和第一电极层3上均设有与隔垫物7位置对应的过孔，进而，导致最终形成的阵列基板的表面形成了凹陷部100。如图5所示，一种具体的实施例中，有机绝缘层2上设有与隔垫物7位置对应的凹槽101，进而，导致最终形成的阵列基板的表面形成了凹陷部100。由于有机绝缘层2厚度较大，在其上形成较浅的凹槽101即可实现对隔垫物7的限位，这样可以避免隔垫物7插入阵列基板内较深，影响盒厚。一种具体的实施例中，还可以是既在第一绝缘层4和/或第一电极层3上设有过孔，也在有机绝缘层2上设有凹槽101，阵列基板表面的凹陷部100是由这些过孔和凹槽101共同形成的。在实际应用时，具体选择哪种实施例，可以根据凹陷部100深度的需要以及掩膜板加工、基板制备过程的便捷性需求等决定。如图2所示，一种具体的实施例中，阵列基板上还可以设有层叠于第一绝缘层4上的第二电极层5。具体的，该第二电极层5上可以设有与隔垫物7位置对应的过孔，即，可以通过在第二电极层5上设置过孔以形成凹陷部100。或者，可选的，该第二电极层5也可以直接覆盖在凹陷部100区域，以作为孔内垫层保护，此时，阵列基板表面的凹陷部100形成在第二电极层5表面，图2所示结构即是如此。具体的，如图2所示，当第二电极层5覆盖凹陷部100区域时，第一绝缘层4和第一电极层3的过孔为套孔，即第一绝缘层4的过孔嵌套在第一电极层3的过孔内。套孔设计可以避免第一电极层3和第二电极层5之间形成电连接，避免短路。一种具体的实施例中，第一电极层3可以为公本文档来自技高网...

【技术保护点】
1.一种阵列基板，包括阵列分布的薄膜晶体管，以及依次层叠于所述薄膜晶体管上的有机绝缘层、第一电极层和第一绝缘层，其特征在于：所述有机绝缘层、第一电极层和第一绝缘层中的至少一层上设有与隔垫物位置对应的槽孔、以使所述阵列基板表面与所述隔垫物对应的位置上形成凹陷部。

【技术特征摘要】
1.一种阵列基板，包括阵列分布的薄膜晶体管，以及依次层叠于所述薄膜晶体管上的有机绝缘层、第一电极层和第一绝缘层，其特征在于：所述有机绝缘层、第一电极层和第一绝缘层中的至少一层上设有与隔垫物位置对应的槽孔、以使所述阵列基板表面与所述隔垫物对应的位置上形成凹陷部。2.如权利要求1所述的阵列基板，其特征在于，所述有机绝缘层上设有与所述隔垫物位置对应的槽孔，所述槽孔为凹槽。3.如权利要求2所述的阵列基板，其特征在于，所述凹槽的内表面为弧形面。4.如权利要求1-3任一项所述的阵列基板，其特征在于，所述第一绝缘层上设有与所述隔垫物位置对应的槽孔，所述槽孔为过孔。5.如权利要求1-3任一项所述的阵列基板，其特征在于，所述第一绝缘层和所述第一电极层上均设有与所述隔垫物位置对应的槽孔，所述槽孔为过孔。6.如权利要求5所述的阵列基板，其特征在于，所述阵列基板上还设有层叠于所述第一绝缘层上的第二电极层；所述第二电极层上设有与所述隔垫物位置对应的过孔，或者，所述第二电极层覆盖所述凹陷部区域。7.如权利要求6所述的阵列基板，其特征在...

【专利技术属性】
技术研发人员：田茂坤，黄中浩，谌伟，郭瑞花，
申请(专利权)人：京东方科技集团股份有限公司，重庆京东方光电科技有限公司，
类型：发明
国别省市：北京,11