基于DSP和FPGA的导航计算机制造技术

本发明专利技术实施例提供一种基于DSP和FPGA的导航计算机，包括：现场可编程门阵列和数字信号处理器；所述现场可编程门阵列与所述数字信号处理器之间通过串行外设接口连接；所述现场可编程门阵列，用于接收采集数据，并将所述采集数据进行预处理后，发送至所述数字信号处理器；所述数字信号处理器，用于对预处理后的所述采集数据进行解算，获得导航解算结果。本发明专利技术实施例提供的基于DSP和FPGA的导航计算机，DSP和FPGA之间通过串行外设接口进行通信，能在具有导航解算的高精度和高实时性的前提下，提高导航计算机内部通信的效率和可靠性。

Navigation Computer Based on DSP and FPGA

The embodiment of the present invention provides a navigation computer based on DSP and FPGA, including: field programmable gate array and digital signal processor; the field programmable gate array and the digital signal processor are connected through serial peripheral interface; the field programmable gate array is used to receive the collected data, and the collected data is pre-processed and sent to the number. The digital signal processor is used for calculating the pre-processed collected data and obtaining the navigation result. The navigation computer based on DSP and FPGA, communicated between DSP and FPGA through serial peripheral interface, can improve the efficiency and reliability of internal communication of navigation computer under the premise of high accuracy and real-time of navigation solution.

【技术实现步骤摘要】
基于DSP和FPGA的导航计算机
本专利技术实施例涉及导航
，尤其涉及一种基于DSP和FPGA的导航计算机。
技术介绍
捷联惯性导航系统的核心是嵌入式导航计算机。嵌入式导航计算机的主要功能包括三部分：数据采集、捷联惯导运算及导航结果输出。因此嵌入式导航计算机的设计优化有利于提高捷联惯性导航系统实时性、可靠性等性能，对于提高捷联惯性导航系统的导航精度有着积极意义。目前导航计算机采用的嵌入式处理器多为ARM、MCU和DSP。单处理器结构的导航计算机具有结构简单的特点，但同一个CPU需要进行数据采集、转化、导航解算和通信接口管理，无法满足高精度、高实时性及多通信接口的要求；双处理器体系的导航计算机具有高精度、高实时性的特点，但两个CPU之间的通信主要采用双口RAM的硬件结构设计，这种设计结构复杂，且可能导致两CPU在存取双口RAM的数据时发生冲突，可靠性比较难保证。
技术实现思路
针对现有技术存在的问题，本专利技术实施例提供一种基于DSP和FPGA的导航计算机。一种基于DSP和FPGA的导航计算机包括：现场可编程门阵列和数字信号处理器；所述现场可编程门阵列与所述数字信号处理器之间通过串行外设接口连接；所述现场可编程门阵列，用于接收采集数据，并将所述采集数据进行预处理后，发送至所述数字信号处理器；所述数字信号处理器，用于对预处理后的所述采集数据进行解算，获得导航解算结果。本专利技术实施例提供的基于DSP和FPGA的导航计算机，结构简单，将DSP强大的数字运算能力和FPGA灵活丰富的资源使用能力相结合，仅有DSP一个CPU，由DSP专门进行捷联惯性导航解算，保证了导航解算的高精度和高实时性，但由FPGA辅助DSP实现外围数据采集、转化和通信接口的扩展、控制管理，实现了双CPU体系结构的功能，并且DSP和FPGA之间通过SPI进行通信，避免了双CPU体系结构存在的存取双口RAM的数据时会发生冲突的可能，能提高导航计算机内部通信的效率和可靠性，从而能提高导航计算机运行的可靠性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为根据本专利技术实施例提供的基于DSP和FPGA的导航计算机的结构示意图；图2为根据本专利技术实施例提供的基于DSP和FPGA的导航计算机的结构示意图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。为了克服现有技术的上述问题，本专利技术实施例提供一种基于数字信号处理器(DigitalSignalProcessor，简称DSP)和现场可编程门阵列(Field－ProgrammableGateArray，简称FPGA)的导航计算机，其专利技术构思是，由DSP负责捷联惯性导航解算，由FPGA实现外围数据采集、转化和通信接口的扩展、控制管理；FPGA和DSP之间通过串行外设接口(SerialPeripheralInterface，简称SPI)连接，二者之间通过全双工的串行通信协议SPI进行通信，在具有导航解算的高精度和高实时性的前提下，可提高导航计算机内部通信的效率和可靠性。图1为根据本专利技术实施例提供的基于DSP和FPGA的导航计算机的结构示意图。如图1所示，一种基于DSP和FPGA的导航计算机包括现场可编程门阵列101和数字信号处理器102；现场可编程门阵列101与数字信号处理器102之间通过串行外设接口连接；现场可编程门阵列101，用于接收采集数据，并将采集数据进行预处理后，发送至数字信号处理器102；数字信号处理器102，用于对预处理后的采集数据进行解算，获得导航解算结果。具体地，现场可编程门阵列101用于接收采集数据。FPGA器件本身资源可以配置，可以集中实现原本需要很多逻辑功能的分立元器件才能完成的功能。采集数据，指陀螺仪和加速度计采集的数据。陀螺仪和加速度计均为惯性测量装置。陀螺仪采集的数据至少包括角速度。加速度计采集的数据至少包括加速度。对于陀螺仪和加速度计的类型，本专利技术实施例不作具体限制。例如，陀螺仪可以为光纤陀螺。DSP并不能直接处理由陀螺仪和加速度计采集的采集数据，需要对采集数据进行预处理，转化为DSP能直接处理的形式。为了保证数字信号处理器102的解算能力，使数字信号处理器102专注于解算，解放DSP的CPU，现场可编程门阵列101接收采集数据后，由现场可编程门阵列101对采集数据进行预处理。现场可编程门阵列101对采集数据进行预处理，将采集数据转化为DSP能直接处理的形式之后，现场可编程门阵列101通过SPI将预处理后的采集数据发送至数字信号处理器102。SPI是一种高速的、全双工、同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便。SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以(单向传输时)。也是所有基于SPI的设备共有的，它们是SDI(数据输入)、SDO(数据输出)、SCLK(时钟)、CS(片选)。现场可编程门阵列101与数字信号处理器102之间通过SPI进行通信，避免了基于双口RAM的通信可能存在的时序冲突，大大提高了导航计算机内部通信的效率和可靠性。数字信号处理器102接收经现场可编程门阵列101预处理的采集数据之后，对预处理后的采集数据进行捷联惯性导航解算，通过解算获得导航解算结果。导航解算结果包括位置、姿态信息。根据导航解算结果，可以对航空器、航天器、无人机、舰船、车辆等进行导航和对武器进行制导。本专利技术实施例提供的基于DSP和FPGA的导航计算机，结构简单，将DSP强大的数字运算能力和FPGA灵活丰富的资源使用能力相结合，仅有DSP一个CPU，由DSP专门进行捷联惯性导航解算，保证了导航解算的高精度和高实时性，但由FPGA辅助DSP实现外围数据采集、转化和通信接口的扩展、控制管理，实现了双CPU体系结构的功能，并且DSP和FPGA之间通过SPI进行通信，避免了双CPU体系结构存在的存取双口RAM的数据时会发生冲突的可能，能提高导航计算机内部通信的效率和可靠性，从而能提高导航计算机运行的可靠性。图2为根据本专利技术实施例提供的基于DSP和FPGA的导航计算机的结构示意图。如图2所示，基于上述各实施例的内容，导航计算机还包括：第一闪存103；第一闪存103与数字信号处理器102连接，用于扩展数字信号处理器102的内部存储。具体地，为了保证数字信号处理器102的解算能力，导航计算机还包括与数字信号处理器102连接的第一闪存103。第一Flash即第一闪存103。闪存，即Flash存储芯片，全称FlashEEPROMMemory。闪存结合了ROM和RAM的长处，不仅具备电子可擦除可编程(EEP本文档来自技高网...

【技术保护点】
1.一种基于DSP和FPGA的导航计算机，其特征在于，包括：现场可编程门阵列和数字信号处理器；所述现场可编程门阵列与所述数字信号处理器之间通过串行外设接口连接；所述现场可编程门阵列，用于接收采集数据，并将所述采集数据进行预处理后，发送至所述数字信号处理器；所述数字信号处理器，用于对预处理后的所述采集数据进行解算，获得导航解算结果。

【技术特征摘要】
1.一种基于DSP和FPGA的导航计算机，其特征在于，包括：现场可编程门阵列和数字信号处理器；所述现场可编程门阵列与所述数字信号处理器之间通过串行外设接口连接；所述现场可编程门阵列，用于接收采集数据，并将所述采集数据进行预处理后，发送至所述数字信号处理器；所述数字信号处理器，用于对预处理后的所述采集数据进行解算，获得导航解算结果。2.根据权利要求1所述的导航计算机，其特征在于，还包括：第一闪存；所述第一闪存与所述数字信号处理器连接，用于扩展所述数字信号处理器的内部存储。3.根据权利要求1所述的导航计算机，其特征在于，还包括：静态随机存取存储器；所述静态随机存取存储器与所述数字信号处理器连接，用于扩展所述数字信号处理器的内部存储。4.根据权利要求1所述的导航计算机，其特征在于，还包括：带电可擦写可编程读写存储器；所述带电可擦写可编程读写存储器与所述数字信号处理器连接，用于扩展所述数字信号处理器的内部存储。5.根据权利要求1所述的导航计算机，其特征在于，还包括：第二闪存；所述第二闪存...

【专利技术属性】
技术研发人员：武永明，陶李，吴培，
申请(专利权)人：中国船舶重工集团公司第七一九研究所，
类型：发明
国别省市：湖北,42