The present disclosure relates to a SRAM reader multiplexer including a replication transistor. The first transistor has a first conductive terminal coupled to the second bit line, a second conductive terminal coupled to the bit line node, and a control terminal biased by the second control signal. The second transistor has a first conductive terminal coupled to the second complementary bit line, a second conductive terminal coupled to the complementary bit line node and a control terminal biased by the second control signal. The first replication transistor has a first conductive terminal coupled to the second bit line, a second conductive terminal coupled to the complementary bit line node and a bias control terminal, so that the first replication transistor is cut off. The second replication transistor has a first conductive terminal coupled to the second complementary bit line, a second conductive terminal coupled to the bit line node and a biased control terminal, so that the second replication transistor is cut off.
【技术实现步骤摘要】
包括复制晶体管的SRAM读复用器
本申请涉及静态随机存取存储器(SRAM)电路的领域,并且更具体地涉及利用复制晶体管来补偿通过寄生电容注入到位线中的电流的SRAM电路。
技术介绍
现在参考图1A描述现有技术的SRAM存储器电路50。SRAM存储器电路50包括第一和第二列52和54。第一列52包括具有位线BL0和与之相关联的互补位线BLB0的存储单元51。第二列54包括具有位线BL1和与之相关联的互补位线BLB1的存储单元53。列选择电路60包括PMOS晶体管M1,其源极耦合至互补位线BLB0,其漏极耦合至节点INN,并且其栅极通过控制信号CTRL1偏置。PMOS晶体管M2的源极耦合至位线BL0,其漏极耦合至节点INP,并且其栅极通过控制信号CTRL1偏置。列选择电路装置60还包括PMOS晶体管M3,其源极耦合至互补位线BLB1,其漏极耦合至节点INN,并且其栅极通过控制信号CTRL2偏置。PMOS晶体管M4的源极耦合至位线BL1,其漏极耦合至节点INP,并且其栅极通过控制信号CTRL2偏置。节点INN和INP用作列选择电路装置60的输出和感测放大器55的输入。在操作中,通过列选择电路装置60选择一列52或54,而另一列52或54未被选择。在图1A所示的示例操作状态中,列52被选择,而列54未被选择。这通过控制信号CTRL1低到导通位线选择晶体管M1和M2,而控制信号CTRL2变高或保持高以截止位线选择晶体管M3和M4来实现。在理想情况下,如图1B所示,当位线BL0和互补位线BLB0通过导通的晶体管M1和M2被选择时(其中,BL0将输出逻辑1且BLB1将输出 ...
【技术保护点】
1.一种电子设备,包括:第一列,被配置为可通过第一控制信号选择;第二列,包括:第二存储单元;第二位线,与所述第二存储单元相关联;第一晶体管,具有耦合至所述第二位线的第一导电端子、耦合至位线节点的第二导电端子以及被第二控制信号偏置的控制端子;以及第二晶体管,具有耦合至第二互补位线的第一导电端子、耦合至互补位线节点的第二导电端子以及被所述第二控制信号偏置的控制端子;第一复制晶体管,其是所述第一晶体管的复制品,并且具有耦合至所述第二位线的第一导电端子、耦合至所述互补位线节点的第二导电端子和控制端子,所述第一复制晶体管的控制端子被偏置以使得所述第一复制晶体管至少在所述第二控制信号选择所述第二列时截止;以及第二复制晶体管,其是所述第二晶体管的复制品,并且具有耦合至所述第二互补位线的第一导电端子、耦合至所述位线节点的第二导电端子和控制端子,所述第二复制晶体管的控制端子被偏置以使得所述第二复制晶体管至少在所述第二控制信号选择所述第二列时截止。
【技术特征摘要】
2017.07.26 US 15/660,3711.一种电子设备,包括:第一列,被配置为可通过第一控制信号选择;第二列,包括:第二存储单元;第二位线,与所述第二存储单元相关联;第一晶体管,具有耦合至所述第二位线的第一导电端子、耦合至位线节点的第二导电端子以及被第二控制信号偏置的控制端子;以及第二晶体管,具有耦合至第二互补位线的第一导电端子、耦合至互补位线节点的第二导电端子以及被所述第二控制信号偏置的控制端子;第一复制晶体管,其是所述第一晶体管的复制品,并且具有耦合至所述第二位线的第一导电端子、耦合至所述互补位线节点的第二导电端子和控制端子,所述第一复制晶体管的控制端子被偏置以使得所述第一复制晶体管至少在所述第二控制信号选择所述第二列时截止;以及第二复制晶体管,其是所述第二晶体管的复制品,并且具有耦合至所述第二互补位线的第一导电端子、耦合至所述位线节点的第二导电端子和控制端子,所述第二复制晶体管的控制端子被偏置以使得所述第二复制晶体管至少在所述第二控制信号选择所述第二列时截止。2.根据权利要求1所述的电子设备,其中所述第一复制晶体管和所述第二复制晶体管的控制端子被偏置,使得所述第一复制晶体管和所述第二复制晶体管总是截止。3.根据权利要求1所述的电子设备,其中所述第一列包括:第一存储单元;第一位线,与所述第一存储单元相关联;第一互补位线,与所述第一存储单元相关联;并且进一步包括:第三晶体管,具有耦合至所述第一位线的第一导电端子、耦合至所述位线节点的第二导电端子和被所述第一控制信号偏置的控制端子;以及第四晶体管,具有耦合至所述第一互补位线的第一导电端子、耦合至所述互补位线节点的第二导电端子和被所述第一控制信号偏置的控制端子。4.根据权利要求3所述的电子设备,还包括:第三复制晶体管,其是所述第三晶体管的复制品,并且具有耦合至所述第一位线的第一导电端子、耦合至所述互补位线节点的第二导电端子和控制端子,所述第三复制晶体管的控制端子被偏置以使得所述第三复制晶体管至少在所述第一控制信号选择所述第一列时截止;以及第四复制晶体管,其是所述第四晶体管的复制品,并且具有耦合至所述第一互补位线的第一导电端子、耦合至所述位线节点的第二导电端子和控制端子,所述第四复制晶体管的控制端子被偏置以使得所述第四复制晶体管至少在所述第一控制信号选择所述第一列时截止。5.根据权利要求4所述的电子设备,其中所述第三复制晶体管和所述第四复制晶体管的控制端子被偏置,使得所述第一复制晶体管和所述第二复制晶体管总是截止。6.一种电子设备,包括:第一列,包括:第一存储单元;第一位线,与所述第一存储单元相关联;第一互补位线,与所述第一存储单元相关联;第一列选择电路装置,包括:第一位线选择晶体管,响应于第一控制信号选择性地将所述第一位线耦合至位线节点;第一互补位线选择晶体管,响应于所述第一控制信号选择性地将所述第一互补位线耦合至互补位线节点;第二列,包括:第二存储单元;第二位线,与所述第二存储单元相关联;第二互补位线,与所述第二存储单元相关联;第二列选择电路装置,包括:第二位线选择晶体管,响应于第二控制信号选择性地将所述第二位线耦合至所述位线节点;第二互补位线选择晶体管,响应于所述第二控制信号选择性地将所述第二互补位线耦合至所述互补位线节点;其中当所述第一控制信号选择所述第一列且所述第二控制信号不选择所述第二列时,寄生电容位于所述位线节点与所述第二列选择电路装置的部件之间以及所述互补位线节点与所述第二列选择电路装置的部件之间;其中当所述第一控制信号选择所述第一列且所述第二控制信号不选择所述第二列时,电流流过所述寄生电容;其中所述第二列选择电路装置具有复制部件,包括:第二位线复制晶体管,其是所述第二位线晶体管的复制品并且耦合在所述第二位线与所述位线节点之间;第二互补位线复制晶体管,其是所述第二互补位线晶体管的复制品并且耦合在所述第二互补位线与所述互补位线节点之间;其中当所述第一控制信号选择所述第一列且所述第二控制信号不选择所述第二列时,补偿寄生电容位于所述位线节点与所述第二列选择电路装置的复制部件之间;其中当所述第一控制信号选择所述第一列且所述第二控制信号不选择所述第二列时,补偿电流流过所述位线节点与所述第二列选择电路装置的复制部件之间的所述补偿寄生电容。7.根据权利要求6所述的电子设备,其中所述第一列选择电路装置具有复制部件,包括:第一位线复制晶体管,其是所述第一位线晶体管的复制品并且耦合在所述第一位线与所述位线节点之间;以及第一互补位线复制晶体管,其是所述第一互补位线晶体管的复制品并且耦合在所述第一互补位线与所述互补位线节点之间。8.根据权利要求7所述的电子设备,其中当所述第二控制信号选择所述第二列且所述第一控制信号不选择所述第一列时,寄生电容形成在所述位线节点与所述第一列选择电路装置的部件之间以及所述互补位线节点与所述第一列选择电路装置的部件之间;以及其中当所述第二控制信号选择所述第二列且所述第一控制信号不选择所述第一列时,电流流过所述寄生电容。9.根据权利要求8所述的电子设备,其中当所述第二控制信号选择所述第二列且所述第一控制信号不选择所述第一列时,补偿寄生电容形成在所述位线节点与所述第一列选择电路装置的复制部件之间;以及其中当所述第二控制信号选择所述第二列且所述第一控制信号不选择所述第一列时,补偿电流流过所述位线节点与所述第一列选择电路装置的复制部件之间的所述补偿寄生电容。10.一种方法,包括:选择第一存储列并且不选择第二存储列,其中所述第一存储列的位线用于输出逻辑一,而所述第一存储列的互补位线用于输出逻辑零,并且响应于所述选择:在所述第一存储列的位线节点与第二存储列选择电路装置的部件之间以及在所述第一存储列的互补位线节点与所述第二存储列选择电路装置的部件之间形成寄生电容;传导电流通过所述寄生电容,从而不期望地降低所述位线节点处的电压;在所述位线节点与所述...
【专利技术属性】
技术研发人员:K·J·多里,A·帕沙克,S·库马尔,
申请(专利权)人:意法半导体国际有限公司,
类型:发明
国别省市:荷兰,NL
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。