用于系统级封装的防静电装置制造方法及图纸

本实用新型专利技术涉及一种用于系统级封装的防静电装置，包括：Si衬底(101)、TSV区(102)、隔离区(103)、三极管(104)、互连线(105)、第一绝缘层(106)、第二绝缘层(107)和铜凸点(108)。本实用新型专利技术通过在防静电装置上设置三极管作为ESD防护器件形成系统级封装的防静电装置，解决了基于TSV工艺的集成电路系统级封装抗静电能力弱的问题，增强了集成电路系统级封装的抗静电能力。

【技术实现步骤摘要】
用于系统级封装的防静电装置
本技术属半导体集成电路
，特别涉及一种用于系统级封装的防静电装置。
技术介绍
随着计算机、通讯、汽车电子、航空航天工业和其他消费类系统领域的发展，对半导体芯片的尺寸和功耗的要求不断提高、即需要更小、更薄、更轻、高可靠、多功能、低功耗和低成本的芯片，在这种背景下三维封装技术应运而生。在二维封装技术的封装密度已达极限的情况下，更高密度的三维封装技术的优势不言而喻。基于硅通孔(Through-SiliconVia，简称TSV)的三维封装(3D-TSV)具有高速互连、高密度集成、小型化等特点，同时表现出同质和异质功能整合等优点，成为近年来半导体技术最热门的研究方向之一。尽管3D-TSV封装技术具有诸多优势，但目前仍存在一些不利因素制约3D-TSV集成封装技术的发展。转接板通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板可以将密集的I/O引线进行再分布，实现多芯片的高密度互连，成为纳米级集成电路与毫米级宏观世界之间电信号连接最有效的手段之一。在利用转接板实现多功能芯片集成时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力；因此如何提高基于TSV工艺的3D-IC的系统级封装抗静电能力成为半导体行业亟待解决的问题。
技术实现思路
为了提高3D集成电路的系统级封装抗静电能力，本技术提供了一种用于系统级封装的防静电装置；本技术要解决的技术问题通过以下技术方案实现：本技术的实施例提供了一种用于系统级封装的防静电装置，包括：Si衬底101、TSV区102、隔离区103、三极管104、互连线105、第一绝缘层106、第二绝缘层107和铜凸点108：其中，TSV区102、隔离区103及三极管104均设置于Si衬底101内；TSV区102设置于三极管104两侧；隔离区103设置于三极管104与TSV区102之间，用于在Si衬底101内对三极管104进行隔离；TSV区102内的材料为铜；第一绝缘层106和第二绝缘层107分别设置于Si衬底101上表面和下表面；互连线105设置于第一绝缘层106内，用于连接TSV区102的第一端面和三极管104；铜凸点108设置于TSV区102的第二端面上。在本技术的一个实施例中，三极管104包括：器件沟槽1041、三极管的埋层1042、三极管的集电极接触区1043、三极管的基区接触区1044和三极管的发射区1045；其中，三极管的埋层1042位于器件沟槽1041下端；三极管的集电极接触区1043、三极管的基区接触区1044和三极管的发射区1045位于器件沟槽1041内。在本技术的一个实施例中，TSV区102包括第一TSV区和第二TSV区，互连线105包括第一互连线和第二互连线；第一TSV区的第一端面与三极管的基区接触区1044和三极管的发射区1045通过第一互连线连接；第二TSV区的第一端面与三极管的集电极接触区1043通过第二互连线连接。在本技术的一个实施例中，三极管的基区接触区1044和三极管的发射区1045与第一互连线之间设置有钨插塞；三极管的集电极接触区1043与第二互连线之间均设置有钨插塞。在本技术的一个实施例中，第一互连线和第二互连线的材料为铜。在本技术的一个实施例中，TSV区102和隔离区103上下贯通Si衬底101。与现有技术相比，本技术具有以下有益效果：1、本技术通过在防静电装置上设置ESD防护器件——三极管形成用于系统级封装的防静电装置，增强了层叠封装芯片的抗静电能力；2、本技术通过在防静电装置上设置三极管，利用转接板较高的散热能力，提高了器件工作中的大电流通过能力；3、本技术提供的防静电装置的三极管周围利用上下贯通的隔离区，具有较小的漏电流和寄生电容。附图说明为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本技术实施例提供的一种用于系统级封装的防静电装置结构示意图；图2为本技术实施例提供的一种用于系统级封装的防静电装置的制备方法流程示意图；图3a-图3j为本技术实施例提供的另一种防静电装置的制备方法流程图。具体实施方式下面结合具体实施例对本技术做进一步详细的描述，但本技术的实施方式不限于此。实施例一请参见图1，图1为本技术实施例提供的一种用于系统级封装的防静电装置结构示意图，包括：Si衬底101、TSV区102、隔离区103、三极管104、互连线105、第一绝缘层106、第二绝缘层107和铜凸点108：其中，TSV区102、隔离区103及三极管104均设置于Si衬底101内；TSV区102设置于三极管104两侧；隔离区103设置于三极管104与TSV区102之间，用于在Si衬底101内对三极管104进行隔离；TSV区102内的材料为铜；第一绝缘层106和第二绝缘层107分别设置于Si衬底101上表面和下表面；互连线105设置于第一绝缘层106内，用于连接TSV区102的第一端面和三极管104；铜凸点108设置于TSV区102的第二端面上。具体地，三极管104包括：器件沟槽1041、三极管的埋层1042、三极管的集电极接触区1043、三极管的基区接触区1044和三极管的发射区1045；其中，三极管的埋层1042位于器件沟槽1041下端；三极管的集电极接触区1043、三极管的基区接触区1044和三极管的发射区1045位于器件沟槽1041内。优选地，TSV区102包括第一TSV区和第二TSV区，互连线105包括第一互连线和第二互连线；第一TSV区的第一端面与三极管的基区接触区1044和三极管的发射区1045通过第一互连线连接；第二TSV区的第一端面与三极管的集电极接触区1043通过第二互连线连接。优选地，三极管的基区接触区1044和三极管的发射区1045与第一互连线之间设置有钨插塞；三极管的集电极接触区1043与第二互连线之间均设置有钨插塞。优选地，第一互连线和第二互连线的材料为铜。优选地，器件沟槽1041的深度为15～25μm。优选地，第一绝缘层106和第二绝缘层107的材料为SiO2。优选地，Si衬底101的掺杂类型为N型，掺杂浓度为1×1015cm-3，厚度为80～120μm。具体地，TSV区102和隔离区103上下贯通Si衬底101。本实施例提供的防静电装置，通过在硅通孔转接板上设置ESD防护器件——三极管，增强了层叠封装芯片的抗静电能力；解决了三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力的问题；同时，本实施例提供防静电装置的三极管周围利用上下贯通的隔离区，具有较小的漏电流和寄生电容。实施例二请参见图2，图2为本技术实施例提供的一种用于系统级封装的防静电装置的制备方法流程示意图，包括：S101、选取Si衬底；S102、在Si衬底内制备三极管；S103、刻蚀Si衬底分别在三极管两侧形成隔离沟槽和TSV；S104、在隔离沟槽填充SiO2形成隔离区；S105、在TSV填充铜材料形成TS本文档来自技高网...

【技术保护点】
1.一种用于系统级封装的防静电装置，其特征在于，包括：Si衬底(101)、TSV区(102)、隔离区(103)、三极管(104)、互连线(105)、第一绝缘层(106)、第二绝缘层(107)和铜凸点(108)：其中，所述TSV区(102)、所述隔离区(103)及所述三极管(104)均设置于所述Si衬底(101)内；所述TSV区(102)设置于所述三极管(104)两侧；所述隔离区(103)设置于所述三极管(104)与所述TSV区(102)之间，用于在所述Si衬底(101)内对所述三极管(104)进行隔离；所述TSV区(102)内的材料为铜；所述第一绝缘层(106)和所述第二绝缘层(107)分别设置于所述Si衬底(101)上表面和下表面；所述互连线(105)设置于所述第一绝缘层(106)内，用于连接所述TSV区(102)的第一端面和所述三极管(104)；所述铜凸点(108)设置于所述TSV区(102)的第二端面上。

【技术特征摘要】
1.一种用于系统级封装的防静电装置，其特征在于，包括：Si衬底(101)、TSV区(102)、隔离区(103)、三极管(104)、互连线(105)、第一绝缘层(106)、第二绝缘层(107)和铜凸点(108)：其中，所述TSV区(102)、所述隔离区(103)及所述三极管(104)均设置于所述Si衬底(101)内；所述TSV区(102)设置于所述三极管(104)两侧；所述隔离区(103)设置于所述三极管(104)与所述TSV区(102)之间，用于在所述Si衬底(101)内对所述三极管(104)进行隔离；所述TSV区(102)内的材料为铜；所述第一绝缘层(106)和所述第二绝缘层(107)分别设置于所述Si衬底(101)上表面和下表面；所述互连线(105)设置于所述第一绝缘层(106)内，用于连接所述TSV区(102)的第一端面和所述三极管(104)；所述铜凸点(108)设置于所述TSV区(102)的第二端面上。2.根据权利要求1所述的防静电装置，其特征在于，所述三极管(104)包括：器件沟槽(1041)、三极管的埋层(1042)、三极管的集电极接触区(10...

【专利技术属性】
技术研发人员：尹晓雪，
申请(专利权)人：江苏天康电子合成材料有限公司，
类型：新型
国别省市：江苏,32