包括可变电阻存储器件的半导体器件制造技术

一种半导体器件，包括：衬底，包括存储单元区域和逻辑区域；在存储单元区域上的可变电阻存储器件；在逻辑区域上的逻辑器件；第一水平位线，其在存储单元区域上在衬底的表面上在水平方向上延伸并电连接到可变电阻存储器件；第二水平位线，其在逻辑区域上在衬底的表面上在水平方向上延伸并电连接到逻辑器件；以及垂直位线，其电连接到第一水平位线和第二水平位线并垂直于衬底的表面延伸。

【技术实现步骤摘要】
包括可变电阻存储器件的半导体器件
本专利技术构思涉及包括可变电阻存储器件的半导体器件，更具体地，涉及包括可变电阻存储器件和逻辑器件的半导体器件。
技术介绍
根据电子工业的快速发展和用户的需求，电子设备已经变得越来越小和越来越轻。因此，已经提出了其中存储器件和逻辑器件集成在单个芯片上的嵌入式半导体器件。已经进行了研究以同时改善这样的嵌入式半导体器件中的存储器件的操作性能和逻辑器件的操作性能。
技术实现思路
本专利技术构思的一些实施方式提供具有改善的可靠性和操作性能的半导体器件。然而，本专利技术构思不限于此并且可以被不同地扩展而不背离本专利技术的精神和范围。根据本专利技术构思的一些方面，一种半导体器件包括：衬底，其包括存储单元区域和逻辑区域；在存储单元区域上的可变电阻存储器件；在逻辑区域上的逻辑器件；第一水平位线，其在存储单元区域上在衬底的上表面上在水平方向上延伸并电连接到可变电阻存储器件；第二水平位线，其在逻辑区域上在该上表面上在水平方向上延伸并电连接到逻辑器件；以及垂直位线，其电连接到第一水平位线和第二水平位线并且在垂直于上表面的第一方向上延伸。根据本专利技术构思的另外的方面，一种半导体器件包括：衬底，其中存储单元区域和逻辑区域被限定；在衬底上的第一绝缘层；第二绝缘层，其被设置在第一绝缘层与衬底之间并具有与第一绝缘层的介电常数不同的介电常数；在第一绝缘层中的可变电阻存储器件；第一水平位线，其被连接到可变电阻存储器件并在平行于衬底的上表面的方向上延伸；第二水平位线，其在平行于上表面的方向上穿透第二绝缘层的至少一部分；以及垂直位线，其在垂直于上表面的方向上穿透第一绝缘层的至少一部分并被连接到第一水平位线和第二水平位线。根据本专利技术构思的另外的方面，一种半导体器件包括：衬底，其中存储单元区域和逻辑区域被限定；在衬底上的第一绝缘层；第二绝缘层，其被设置在第一绝缘层与衬底之间并具有与第一绝缘层的介电常数不同的介电常数；在单元区域上的第一绝缘层中的可变电阻存储器件；在逻辑区域上的逻辑器件；第一水平位线，其在存储单元区域上在衬底的上表面上在水平方向上延伸并电连接到可变电阻存储器件；第二水平位线，其在逻辑区域上在该上表面上在水平方向上延伸并且在第二绝缘层中；以及垂直位线，其在垂直于该上表面的第一方向上延伸并连接到第一水平位线和第二水平位线，其中可变电阻存储器件顺序地通过第一水平位线、垂直位线和第二水平位线电连接到逻辑器件。根据本专利技术构思的另外的方面，一种半导体器件包括位线，该位线电连接分别在衬底的逻辑区域和存储单元区域中的逻辑器件和可变电阻存储器件。位线的一部分沿逻辑区域中的衬底的表面延伸，并且被设置在具有比其中设置可变电阻存储器件的第一绝缘层的介电常数更低的介电常数的第二绝缘层中。附图说明从以下结合附图的详细描述，本专利技术构思的示例实施方式将被更清楚地理解，在附图中：图1A是用于说明可被包括在根据一些示例实施方式的半导体器件中的可变电阻存储器阵列的电路图；图1B是用于说明可被包括在根据一些示例实施方式的半导体器件中的可变电阻存储器件的透视图；图2A是用于说明根据一些示例实施方式的包括可变电阻存储器件的半导体器件的平面图；图2B是沿图2A的线2A-2A'截取的截面图；图3A是用于说明根据一些示例实施方式的包括可变电阻存储器件的半导体器件的平面图；图3B是沿图3A的线3A-3A'截取的截面图；图4A是用于说明根据一些示例实施方式的包括可变电阻存储器件的半导体器件的平面图；图4B是沿图4A的线4A-4A'截取的截面图；图5A是用于说明根据一些示例实施方式的包括可变电阻存储器件的半导体器件的平面图；图5B是沿图5A的线5A-5A'截取的截面图；图6A是用于说明根据一些示例实施方式的包括可变电阻存储器件的半导体器件的平面图；图6B是沿图6A的线6A-6A'截取的截面图；图7A是用于说明根据一些示例实施方式的包括可变电阻存储器件的半导体器件的平面图；图7B是沿图7A的线7A-7A'截取的截面图；以及图8A至图8G是用于说明根据一些示例实施方式的制造包括可变电阻存储器件的半导体器件的方法的截面图。具体实施方式在下文中，将参照附图详细描述示例实施方式。附图中相同的附图标记表示相同的元件，因此将省略其描述。图1A是用于说明可被包括在根据一些示例实施方式的半导体器件中的可变电阻存储器阵列1的电路图。参照图1A，半导体器件的可变电阻存储器阵列1可以包括布置成矩阵形式的单位单元U。单位单元U的每个可以包括存取单元C和存储单元M。单位单元U的每个可以电连接到字线WL和位线BL。字线WL可以基本上彼此平行地布置。位线BL可以被二维地布置从而基本上彼此平行并且交叉字线WL。在一些示例实施方式中，存取单元C可以对应于晶体管。当存取单元C对应于晶体管时，源极线SL可以连接到存取单元C的源极。存取单元C根据字线WL的电压控制对存储单元M的电流的供应。源极线SL可以基本上彼此平行地布置。源极线SL可以沿着与字线WL相同的方向延伸。然而，本专利技术构思不限于此，并且源极线SL可以沿着与位线BL相同的方向延伸。存储单元M可以包括磁性材料。在一些示例实施方式中，存储单元M可以包括具有磁隧道结(MTJ)的元件，这里也被称为磁隧道结器件。在一些示例实施方式中，存储单元M可以基于自旋转移矩(STT)现象执行存储器功能，使得磁性物质的磁化方向通过输入电流而改变。STT现象是当自旋极化电流在一个方向上流动时，通过电子的自旋转移来改变磁性层的磁化方向的现象。使用STT现象的磁性随机存取存储器(MRAM)能被称为STT-RAM或STT-MRAM。图1B是用于说明可被包括在根据一些示例实施方式的半导体器件中的可变电阻存储器件10的透视图。参照图1B，可变电阻存储器件10包括包含STT-MRAM的存储单元20。存储单元20可以对应于参照图1描述的可变电阻存储器阵列1的单位单元U。存储单元20可以包括具有MTJ结构的磁阻元件150和单元晶体管CT。单元晶体管CT的栅极可以连接到字线WL。单元晶体管CT的源极和漏极中的一个可以通过磁阻元件150连接到位线BL，另一个可以连接到源极线SL。单元晶体管CT可以对应于参照图1A描述的可变电阻存储器阵列1的存取单元C。磁阻元件150包括自由层152、被钉扎层154和插置在其间的隧道势垒156。自由层152具有与自由层152的延伸方向垂直或水平的易磁化轴，并且磁化方向根据条件是可变的。被钉扎层154的磁化方向相对于与磁阻元件150的延伸方向垂直或水平的易磁化轴被钉扎。自由层152和被钉扎层154可以包括具有高磁各向异性能的磁性材料。具有较大的磁各向异性能的材料包括无定形稀土元素合金、诸如(Co/Pt)n或(Fe/Pt)n的多层薄膜以及L10晶体结构的有序晶格材料。在一些示例实施方式中，自由层152和被钉扎层154中的至少一个可以每个包括铁(Fe)、钴(Co)、镍(Ni)、钯(Pd)或铂(Pt)中的至少一个。在一些示例实施方式中，自由层152和被钉扎层154中的至少一个可以包括Co-M1合金(其中M1是Pt、Pd或Ni中的至少一个)或Fe-M2合金(其中M2是Pt、Pd或Ni中的至少一个)。在一些示例实施方式中，自由层152和被钉扎层154中的至少一个可以每个还包本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：衬底，包括存储单元区域和逻辑区域；在所述存储单元区域上的可变电阻存储器件；在所述逻辑区域上的逻辑器件；第一水平位线，其在所述存储单元区域上沿所述衬底的表面延伸并电连接到所述可变电阻存储器件；第二水平位线，其在所述逻辑区域上沿所述衬底的所述表面延伸并电连接到所述逻辑器件；以及垂直位线，其电连接到所述第一水平位线和所述第二水平位线并且垂直于所述衬底的所述表面延伸。

【技术特征摘要】
2017.06.02 KR 10-2017-00690771.一种半导体器件，包括：衬底，包括存储单元区域和逻辑区域；在所述存储单元区域上的可变电阻存储器件；在所述逻辑区域上的逻辑器件；第一水平位线，其在所述存储单元区域上沿所述衬底的表面延伸并电连接到所述可变电阻存储器件；第二水平位线，其在所述逻辑区域上沿所述衬底的所述表面延伸并电连接到所述逻辑器件；以及垂直位线，其电连接到所述第一水平位线和所述第二水平位线并且垂直于所述衬底的所述表面延伸。2.如权利要求1所述的半导体器件，其中所述可变电阻存储器件包括磁隧道结器件。3.如权利要求1所述的半导体器件，其中所述可变电阻存储器件包括与所述垂直位线的表面共面的表面。4.如权利要求1所述的半导体器件，其中所述第一水平位线比所述第二水平位线更远离所述衬底。5.如权利要求1所述的半导体器件，其中所述垂直位线在所述存储单元区域上，并设置在其中设置所述可变电阻存储器件的第一绝缘层中，其中所述第一绝缘层具有与其中设置所述第二水平位线的第二绝缘层不同的介电常数。6.如权利要求1所述的半导体器件，其中所述垂直位线在所述逻辑区域上，并设置在其中设置所述可变电阻存储器件的第一绝缘层中，其中所述第一绝缘层具有与其中设置所述第二水平位线的第二绝缘层不同的介电常数。7.如权利要求1所述的半导体器件，还包括：存储单元外围区域，其被限定在所述衬底上并且设置在所述存储单元区域与所述逻辑区域之间，其中所述垂直位线在所述存储单元外围区域上并设置在其中设置所述可变电阻存储器件的第一绝缘层中，其中所述第一绝缘层具有与其中设置所述第二水平位线的第二绝缘层不同的介电常数。8.如权利要求1所述的半导体器件，还包括：围绕所述可变电阻存储器件的第一绝缘层和围绕所述第二水平位线的第二绝缘层，其中所述第一绝缘层的介电常数大于所述第二绝缘层的介电常数。9.如权利要求8所述的半导体器件，其中所述第一绝缘层在所述第二绝缘层上。10.如权利要求8所述的半导体器件，其中所述第一绝缘层的下表面与所述可变电阻存储器件的下表面共面。11.如权利要求8所述的半导体器件，还包括：在所述第一绝缘层上的第三绝缘...

【专利技术属性】
技术研发人员：李吉镐，宋胤宗，高宽协，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR