驱动电路制造技术

本发明专利技术实施例提出一种驱动电路，涉及电子电路及半导体技术领域。该驱动电路包括数字逻辑控制电路、第一数据通道及第二数据通道，数字逻辑控制电路与第一数据通道及第二数据通道均电连接；数字逻辑控制电路用于向第一数据通道及第二数据通道输出时钟控制信号，该时钟控制信号与极性翻转信号关联，以使第一数据通道输出的电压及第二数据通道输出的电压在液晶显示器的极性切换过程中不发生偏移。由于时钟控制信号与极性翻转信号关联，故不需要设置额外的时序控制电路来保证极性切换过程中第一数据通道和第二数据通道输出的电压不发生偏移，且用于抵消偏移的时钟控制信号是由数字逻辑控制电路产生，不是在数据通道内，故节省了芯片面积，成本低。

【技术实现步骤摘要】
驱动电路
本专利技术涉及电子电路及半导体
，具体而言，涉及一种驱动电路。
技术介绍
一般液晶显示器(LiquidCrystalDisplay，LCD)的源极驱动电压是由驱动电路中的运算放大器提供的，运算放大器因制造工艺等原因，不可避免的存在偏移电压(offsetvoltage)，从而影响液晶显示器的源极驱动电压，使人眼感觉出的屏幕存在闪烁等问题。因此，在液晶显示器的驱动电路中，消除运算放大器的偏移电压十分必要。在现有的LCD驱动电路中，通过一个时序控制电路产生的时钟信号CLK来控制chopper模块实现输出缓冲器(Buffer)的同相输入端与反相输入端的互换，使得缓冲器在时钟信号CLK的一个时钟周期内的输出电压的平均值为Vdata。例如，图1为时钟信号CLK为正信号时驱动电路的结构示意图，此时驱动电路的输出电压Vout＝Vdata+Vos(偏移电压)；图2为时钟信号CLK为负信号时驱动电路的结构示意图，此时驱动电路的输出电压Vout＝Vdata-Vos(偏移电压)；这样，在时钟信号CLK的一个周期内，实现了偏移电压Vos的抵消，使得输出电压的平均值为Vdata。在实际应用中，LCD由于其液晶分子特性，不能够一直固定在某一个电压不变，必须不断的进行极性切换，否则液晶分子将遭到破坏，不能形成不同的灰阶，而且LCD对应的源极驱动电路的输出通道数目比较多，为了尽可能减小芯片面积，同时在极性切换时实现偏移电压Vos的抵消，往往需要增加额外的时钟或者复杂的时序电路来对与抵消偏移电压有关的时钟信号CLK进行控制，从而使控制过程变得复杂。
技术实现思路
本专利技术的目的在于提供一种驱动电路，该驱动电路由数字逻辑控制电路提供与极性翻转信号关联的时钟控制信号，不需要引入额外的时钟控制电路，结构简单，芯片面积小，降低了成本。为了实现上述目的，本专利技术实施例采用的技术方案如下：本专利技术实施例提出一种驱动电路，应用于液晶显示器，所述驱动电路包括数字逻辑控制电路、第一数据通道及第二数据通道，所述数字逻辑控制电路与所述第一数据通道及所述第二数据通道均电连接；所述数字逻辑控制电路用于向所述第一数据通道及所述第二数据通道输出时钟控制信号，其中，所述时钟控制信号与用于对液晶显示器进行极性切换的极性翻转信号关联，以使所述第一数据通道输出的电压以及所述第二数据通道输出的电压在所述液晶显示器的极性切换过程中不发生偏移。相对现有技术，本专利技术实施例具有以下有益效果：本专利技术实施例提供的驱动电路，所述驱动电路包括数字逻辑控制电路、第一数据通道及第二数据通道，所述数字逻辑控制电路与所述第一数据通道及所述第二数据通道均电连接；所述数字逻辑控制电路用于向所述第一数据通道及所述第二数据通道输出时钟控制信号，其中，所述时钟控制信号与用于对液晶显示器进行极性切换的极性翻转信号关联，以使所述第一数据通道输出的电压以及所述第二数据通道输出的电压在所述液晶显示器的极性切换过程中不发生偏移。在本申请中，由于数字逻辑控制电路是公共部分，多个数据通道使用同一个时钟控制信号实现第一数据通道输出的电压以及第二数据通道输出的电压不发生偏移，并且该时钟控制信号是与极性翻转信号关联的信号，因此，该驱动电路不需要额外的与极性翻转信号有关的时序控制电路来保证极性切换过程中第一数据通道和第二数据通道输出的电压不发生偏移，实现过程简单，且由于抵消偏移电压的时钟控制信号是由数字逻辑控制电路产生，不是在数据通道内，故节省了芯片面积，成本低。为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1示出了现有技术中时钟信号为正信号时驱动电路的结构示意图。图2示出了现有技术中时钟信号为负信号时驱动电路的结构示意图。图3示出了本专利技术实施例所提供的驱动电路的结构框图。图4示出了时钟控制信号是极性翻转信号的倍频时第一数据通道与第二数据通道输出的电压示意图。图5示出了时钟控制信号是极性翻转信号的二分频时第一数据通道与第二数据通道输出的电压示意图。图标：100-驱动电路；110-数字逻辑控制电路；120-第一数据通道；130-第二数据通道；122-第一灰阶电压获取模块；124-第一输入端切换模块；126-第一运算放大器；128-第一输出选择开关；132-第二灰阶电压获取模块；134-第二输入端切换模块；136-第二运算放大器；138-第二输出选择开关；1221-第一电平转换电路；1222-第一数字模拟转换电路；1321-第二电平转换电路；1322-第二数字模拟转换电路；1281-第一端；1282-第二端；1283-第三端；1381-第四端；1382-第五端；1383-第六端。具体实施方式下面将结合本专利技术实施例中附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本专利技术实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本专利技术的实施例的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术的选定实施例。基于本专利技术的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本专利技术的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。请参照图3，为本专利技术实施例所提供的驱动电路100的结构框图。该驱动电路100可应用在液晶显示器，用于给液晶显示器提供灰阶电压。所述驱动电路100包括数字逻辑控制电路110、第一数据通道120及第二数据通道130，所述数字逻辑控制电路110与所述第一数据通道120及所述第二数据通道130均电连接。所述数字逻辑控制电路110用于向所述第一数据通道120及所述第二数据通道130输出时钟控制信号CK，其中，所述时钟控制信号CK与用于对液晶显示器进行极性切换的极性翻转信号POL关联，以使所述第一数据通道120输出的电压OUT1以及所述第二数据通道130输出的电压OUT2在所述液晶显示器的极性切换过程中不发生偏移。在本实施例中，该第一数据通道120和第二数据通道130为驱动电路100中相邻的两个数据通道。应理解，在实际应用中，该驱动电路100中还可以具有更多的数据通道，并不限定于只有两个。在本实施例中，所述时钟控制信号CK可以由所述极性翻转信号POL进行分频或者倍频得到。在实际应用中，由于电路的不完全匹配、制造工艺存在偏差等原因，使得第一数据通道120内存在第一偏移电压Vos1，第二数据通道130内存在第二偏移电压Vos2，而本申请中的时钟控制信号CK与极性翻转信号POL均由驱动电路100中的数字逻辑控制电路110提供，并且时钟控制信号CK与极性翻转信号POL本文档来自技高网...

【技术保护点】
1.一种驱动电路，应用于液晶显示器，其特征在于，所述驱动电路包括数字逻辑控制电路、第一数据通道及第二数据通道，所述数字逻辑控制电路与所述第一数据通道及所述第二数据通道均电连接；所述数字逻辑控制电路用于向所述第一数据通道及所述第二数据通道输出时钟控制信号，其中，所述时钟控制信号与用于对液晶显示器进行极性切换的极性翻转信号关联，以使所述第一数据通道输出的电压以及所述第二数据通道输出的电压在所述液晶显示器的极性切换过程中不发生偏移。

【技术特征摘要】
1.一种驱动电路，应用于液晶显示器，其特征在于，所述驱动电路包括数字逻辑控制电路、第一数据通道及第二数据通道，所述数字逻辑控制电路与所述第一数据通道及所述第二数据通道均电连接；所述数字逻辑控制电路用于向所述第一数据通道及所述第二数据通道输出时钟控制信号，其中，所述时钟控制信号与用于对液晶显示器进行极性切换的极性翻转信号关联，以使所述第一数据通道输出的电压以及所述第二数据通道输出的电压在所述液晶显示器的极性切换过程中不发生偏移。2.如权利要求1所述的驱动电路，其特征在于，所述时钟控制信号由所述极性翻转信号进行分频或者倍频得到。3.如权利要求1所述的驱动电路，其特征在于，所述第一数据通道包括第一灰阶电压获取模块、第一输入端切换模块及第一运算放大器，所述数字逻辑控制电路与所述第一灰阶电压获取模块电连接，所述第一灰阶电压获取模块、第一输入端切换模块及所述第一运算放大器依次电连接，所述第一运算放大器具有第一偏移电压；所述数字逻辑控制电路还用于向所述第一灰阶电压获取模块输出第一逻辑信号；所述第一灰阶电压获取模块用于依据所述第一逻辑信号获取对应的第一灰阶电压；所述第一输入端切换模块用于依据所述时钟控制信号对所述第一运算放大器的同相输入端与反相输入端进行切换，以使所述第一运算放大器的输出端电压为所述第一灰阶电压加上所述第一偏移电压，或者为所述第一灰阶电压减去所述第一偏移电压。4.如权利要求3所述的驱动电路，其特征在于，所述第一灰阶电压获取模块包括第一电平转换电路及第一数字模拟转换电路，所述第一电平转换电路与所述第一数字模拟转换电路及所述数字逻辑控制电路均电连接，所述第一数字模拟转换电路与所述第一输入端切换模块电连接；所述第一电平转换电路用于将所述第一逻辑信号进行电平转换后，输出至所述第一数字模拟转换电路；所述第一数字模拟转换电路用于依据所述第一逻辑信号向所述第一输入端切换模块输出所述第一灰阶电压。5.如权利要求3所述的驱动电路，其特征在于，所述第二数据通道包括第二灰阶电压获取模块、第二输入端切换模块及第二运算放大器，所述数字逻辑控制电路与所述第二灰阶电压获取模块电连接，所述第二灰阶电压获取模块、第二输入端切换模块及所述第二运算放大器依次电连接，所述第二运算放大器具有第二偏移电压；所述数字逻辑控制电路还用于向所述第二灰阶电压获取模块输出第二逻辑信号；所述第二灰阶电压获取模块用于依据所述第二逻辑信号获取对应的第二灰阶电压；所述第二输入端切换模块用于依据所述时钟控制信号对所述第二运算放大器的同相输入端与反相输入端进行切换，以使所述...

【专利技术属性】
技术研发人员：陈婷，谢磊，李天望，武世明，
申请(专利权)人：湖南国科微电子股份有限公司，
类型：发明
国别省市：湖南,43