一种基于虚拟孔的多米诺混淆电路制造技术

本发明专利技术提供一种基于虚拟孔的多米诺混淆电路，输出级主要包括缓冲器和输出动态点ZN，输出动态点ZN由缓冲器驱动，来实现反相逻辑；该电路由预充电管P1、下拉网络、求值管N1、缓冲器经电路连接组成；其中，预充电管P1和求值管N1均由时钟信号控制；下拉网络由P×Q个阵列排布的MOS管组成，P×Q个阵列排布的MOS管之间按照列向串联、行向并联的方式连接，下拉网络通过配置MOS管接触孔的虚实性来实现所需的逻辑功能，下拉网络有N个输入信号，其中N＝P×Q、P≥2、Q≥2；缓冲器驱动输出动态点ZN。实验结果表明该设计具有正确的逻辑功能，与已有的混淆电路设计进行比较，相关开销均有所降低，可应用于硬件知识产权保护等信息安全领域。

【技术实现步骤摘要】
一种基于虚拟孔的多米诺混淆电路
本专利技术涉及集成电路
，尤其涉及一种基于虚拟孔的多米诺混淆电路。
技术介绍
集成电路(IntegratedCircuit,IC)工艺尺寸根据摩尔定律不断缩小，IC设计的成本越来越高，难度越来越大，开发周期越来越长，产品难以保持长期的竞争力，尤其在这个科技日益更迭的时代。而可重用的知识产权(IntellectualProperty,IP)核技术可以缩短产品上市时间，有效的缓解当前芯片研发所面临的压力。然而，逆向工程的出现严重威胁芯片设计的安全。攻击者通过化学腐蚀、等离子刻蚀、光学成像等方法解剖还原电路设计，盗用IP核或在没有授权许可的情况下转售IP核，严重侵犯知识产权。据统计，每年由于IP侵权问题损失巨额资金。因此，保护IP核成为半导体行业关注的焦点。近年来，有学者提出逻辑混淆的概念来保护电路，通过改变原始的设计结构或插入额外的电路元素来隐藏电路功能。文献[1]在电路网表中随机插入异或门以阻止未经授权的IC盗窃；文献[2]提出新型防御SAT攻击电路模块，提高硬件电路的安全性能；文献[3]提出基于双门的组合逻辑混淆实现对IC的主动控制；文献[4]使用混淆模糊技术增加视觉复杂性，减小物理版图泄漏设计特征的视觉信息；文献[5]通过在有源区中掺杂非常规的离子使MOS管处于常导通或关断状态，从而达到混淆电路的目的。现有的混淆电路结构大多采用静态CMOS结构，虽能防御逆向工程攻击，但面积开销较大，结构单一，对多输入复合门存在局限性。其中，文献[1].ROYJA,KOUSHANFARF,MARKOVIL.Endingpiracyofintegratedcircuits[J].Computer,2010,43(10):30‐38.文献[2].XIEY,SRIVASTAVAA.MitigatingSATattackonlogiclocking[M].SpringerBerlinHeidelberg:CryptographicHardwareandEmbeddedSystems,2016.文献[3].陈伟.面向硬件安全的逻辑电路混淆技术研究[D].湖南：湖南大学,2015.文献[4].PATILVC,VIJAYAKUMARA,KUNDUS.Onmeta‐obfuscationofphysicallayoutstoconcealdesigncharacteristics[C].IEEEInternationalSymposiumonDefectandFaultToleranceinVLSIandNanotechnologySystems,Storrs,2016:147‐152.文献[5].BECKERGT,REGAZZONIF,PAARC,etal.Stealthydopant‐levelhardwaretrojans[M].SpringerBerlinHeidelberg:CryptographicHardwareandEmbeddedSystems,2013。
技术实现思路
本专利技术针对已有混淆电路面积开销大，多样性不足的缺点，提出一种基于虚拟孔的多米诺逻辑混淆电路，在降低开销的同时提高电路的安全性能。本专利技术所采用的技术方案如下：一种基于虚拟孔的多米诺混淆电路，输出级主要包括缓冲器和输出动态点ZN，输出动态点ZN由缓冲器驱动，来实现反相逻辑；该电路由预充电管P1、下拉网络、求值管N1、缓冲器经电路连接组成；其中，预充电管P1用于在预充电阶段对下拉网络各分支进行充电，预充电管P1和求值管N1均由时钟信号控制；下拉网络由P×Q个阵列排布的MOS管组成，P×Q个阵列排布的MOS管之间按照列向串联、行向并联的方式连接，下拉网络通过配置MOS管接触孔的虚实性来实现所需的逻辑功能，下拉网络有N个输入信号，其中N＝P×Q、P≥2、Q≥2；缓冲器由MOS管P2、MOS管P3、MOS管N2和MOS管N3构成，MOS管P2和MOS管N2串联，MOS管P3和MOS管N3串联，MOS管P2和MOS管N2的公共漏极与MOS管P3和MOS管N3的公共栅极相连，MOS管P3和MOS管N3的公共漏极与输出动态点ZN相连。进一步的，当P＝2和Q＝2时，所述下拉网络由求值管N1、求值管N2、求值管N3和求值管N4组成，求值管N1和求值管N2串联，求值管N3和求值管N4串联，求值管N1和求值管N3并联，求值管N2和求值管N4并联，下拉网络通过配置其中三个MOS管接触孔的虚实性来实现与非、或非、非的逻辑功能。本专利技术的有益效果如下：本专利技术利用接触孔的虚实性，提出一种能有效防御逆向工程攻击的多米诺逻辑混淆电路，使用相同的电路结构实现布尔逻辑完备集。实验结果表明该设计具有正确的逻辑功能，与已有的混淆电路设计进行比较，相关开销均有所降低，可应用于硬件知识产权保护等信息安全领域。附图说明图1是多输入多米诺逻辑混淆电路图；图2为多米诺与静态CMOS晶体管数量与输入数的关系趋势图；图3为二输入多米诺逻辑混淆电路图；图4为二输入多米诺逻辑混淆电路仿真结果图；图5为用二输入多米诺与非混淆电路在不同工艺角下功耗随频率变化图；图6为用二输入多米诺与非混淆电路在不同工艺角下延时随频率变化图。具体实施方式下面结合附图和实施例对本专利技术做进一步的说明。实施例1：多输入多米诺逻辑混淆电路现有的版图级混淆技术采取在通孔中插入绝缘层或使金属层之间保留间隙的方法，形成虚拟孔，从而阻断金属之间的电气连接，在芯片自顶向下逐层剥离时，虚拟孔难以识别，需要花费较高的代价。本专利技术提出的多米诺逻辑混淆电路利用真实孔和虚拟孔相混合的方式配置版图接触孔从而实现与非(NAND)、或非(NOR)、非(INV)的逻辑功能，构成布尔逻辑完备集。攻击者在版图接触孔配置未知情况下难以还原得到正确的电路网表，达到迷惑逆向工程的目的。随着集成电路设计复杂度的日益增加，对于具有大扇入的逻辑混淆复合门，互补CMOS就其面积和性能而言代价太大，且设计难度较大。多输入多米诺逻辑混淆实现面积更小，由于负载电容比互补CMOS更小，因此工作速度更快。具体电路如图1所示，一种基于虚拟孔的多米诺混淆电路，输出级主要包括缓冲器和输出动态点ZN，输出动态点ZN由缓冲器驱动，来实现反相逻辑；该电路由预充电管P1、下拉网络、求值管N1、缓冲器经电路连接组成；其中，预充电管P1用于在预充电阶段对下拉网络各分支进行充电，预充电管P1和求值管N1均由时钟信号控制；下拉网络由P×Q个阵列排布的MOS管组成，P×Q个阵列排布的MOS管之间按照列向串联、行向并联的方式连接，下拉网络通过配置MOS管接触孔的虚实性来实现所需的逻辑功能，下拉网络有N个输入信号(即每个MOS管上都有输入信号)，其中N＝P×Q、P≥2、Q≥2；缓冲器由MOS管P2、MOS管P3、MOS管N2和MOS管N3构成，MOS管P2和MOS管N2串联，MOS管P3和MOS管N3串联，MOS管P2和MOS管N2的公共漏极与MOS管P3和MOS管N3的公共栅极相连，MOS管P3和MOS管N3的公共漏极与输出动态点ZN相连。每个晶体管金属与有源区之间的接触孔根据设计需要均可配置成虚拟孔，因此电路实际可实现2N种逻辑功能，大大提高混淆电路的功能多样性。对于攻击者而言本文档来自技高网...

【技术保护点】
1.一种基于虚拟孔的多米诺混淆电路，其特征在于，输出级主要包括缓冲器和输出动态点ZN，输出动态点ZN由缓冲器驱动，来实现反相逻辑；该电路由预充电管P1、下拉网络、求值管N1、缓冲器经电路连接等组成；其中，预充电管P1用于在预充电阶段对下拉网络各分支进行充电，预充电管P1和求值管N1均由时钟信号控制；下拉网络由P×Q个阵列排布的MOS管组成，P×Q个阵列排布的MOS管之间按照列向串联、行向并联的方式连接，下拉网络通过配置MOS管接触孔的虚实性来实现所需的逻辑功能，下拉网络有N个输入信号，其中N＝P×Q、P≥2、Q≥2；缓冲器由MOS管P2、MOS管P3、MOS管N2和MOS管N3构成，MOS管P2和MOS管N2串联，MOS管P3和MOS管N3串联，MOS管P2和MOS管N2的公共漏极与MOS管P3和MOS管N3的公共栅极相连，MOS管P3和MOS管N3的公共漏极与输出动态点ZN相连。

【技术特征摘要】
1.一种基于虚拟孔的多米诺混淆电路，其特征在于，输出级主要包括缓冲器和输出动态点ZN，输出动态点ZN由缓冲器驱动，来实现反相逻辑；该电路由预充电管P1、下拉网络、求值管N1、缓冲器经电路连接等组成；其中，预充电管P1用于在预充电阶段对下拉网络各分支进行充电，预充电管P1和求值管N1均由时钟信号控制；下拉网络由P×Q个阵列排布的MOS管组成，P×Q个阵列排布的MOS管之间按照列向串联、行向并联的方式连接，下拉网络通过配置MOS管接触孔的虚实性来实现所需的逻辑功能，下拉网络有N个输入信号，其中N＝P×Q、P≥2、Q≥2；缓冲器由MOS管P2、MOS管P3、MOS管...

【专利技术属性】
技术研发人员：汪鹏君，李立威，张跃军，李刚，
申请(专利权)人：温州大学，
类型：发明
国别省市：浙江,33