半导体装置制造方法及图纸

半导体装置具备：具有第1主面(10a)以及第2主面(10b)的半导体基板(10)；形成在第1主面的表层的第1区域(14)；与第1区域邻接的漂移区域(12)；比漂移区域浓度高的电荷蓄积区域(13)；以及具有从第1主面在深度方向上延伸并将第1区域及电荷蓄积区域贯通而形成的沟槽(16)、和形成在沟槽的内部的栅极电极(18)的沟槽栅极(15)。沟槽栅极具有栅极电极上被施加栅极电压的主沟槽(15a)、和栅极电极上被施加与主沟槽不同的电压的伪沟槽(15b)。主沟槽和伪沟槽将电荷蓄积区域夹入，伪沟槽与电荷蓄积区域的接触面积(S1)大于主沟槽与电荷蓄积区域的接触面积(S2)。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置关联申请的相互参照本申请基于2016年2月10日提出的日本申请第2016－24046号，这里援引其记载内容。
本公开涉及包括具备电荷蓄积区域的绝缘栅双极型晶体管的半导体装置。
技术介绍
在沟槽栅型的绝缘栅双极型晶体管(IGBT)中，有为了导通电压的降低而具备电荷蓄积区域的半导体装置。在具备电荷蓄积区域的IGBT中，通过接通(turnon)而从集电极供给空穴，电荷蓄积区域的电位变动。在具有沟槽栅的IGBT中，存在如下情况：由于伴随该电位变动而产生的位移电流，栅极电容作为负值被观测到。这样的负性电容对于IGBT的开关控制成为噪声，成为使IGBT的控制不稳定的要因。对此，专利文献1记载的半导体装置，是被施加栅极电压的主栅极与被设为与发射极电位相等电位的伪栅极之间的相离距离、即电荷蓄积区域的宽度为1.4μm以下的半导体装置。根据专利文献1，电荷蓄积区域的宽度越小，越能够使电荷蓄积区域的电位变动较小，越能够使负性电容较小。但是，专利文献1中记载的半导体装置所要求的电荷蓄积区域的宽度为1.4μm以下，虽然在技术水平上能够实现，但其精度不能说是充分的。此外，当为了进一步的导通电压的降低而提高电荷蓄积区域的杂质浓度，则即使该宽度为1.4μm以下也会产生负性电容。现有技术文献专利文献专利文献1:日本特开2009－277792号公报
技术实现思路
本公开的目的在于，提供能够维持低导通电压并且抑制负性电容的发生的半导体装置。本公开的一实施方式的半导体装置，具备半导体基板、第1区域、漂移区域、电荷蓄积区域、沟槽栅极和第2区域。半导体基板具有第1主面以及作为第1主面的背面的第2主面。第1区域具有第1导电型，形成在第1主面的表层。漂移区域具有第2导电型，以与第1区域邻接的方式形成在第1区域与第2主面之间。电荷蓄积区域是漂移区域的一部分，具有第2导电型，与漂移区域相比杂质浓度高。沟槽栅极具有从第1主面向半导体基板的深度方向延伸并且将第1区域及电荷蓄积区域贯通而形成的沟槽、和在沟槽的内部隔着绝缘膜而形成的栅极电极。第2区域具有第2导电型，被第1区域包围而形成，与沟槽栅极接触并且在第1主面露出。沟槽栅极具有栅极电极上被施加栅极电压的主沟槽、和栅极电极上被施加与主沟槽不同的电压的伪沟槽。主沟槽和伪沟槽将电荷蓄积区域夹入，伪沟槽与电荷蓄积区域的接触面积S1大于主沟槽与电荷蓄积区域的接触面积S2。根据上述半导体装置，能够将电荷蓄积区域的杂质浓度维持在用于实现规定的导通电压的浓度，并且抑制负性电容的发生。附图说明本公开的上述或其他目的、结构、优点参照下述的附图并通过以下的详细说明将得以明确。图1是表示第1实施方式的半导体装置的概略结构的剖视图。图2是表示沟槽栅极的形状的俯视图。图3A是仿真模型的俯视图。图3B是仿真模型的剖视图。图4是表示仿真的结果的图。图5是表示仿真的结果的图。图6是表示第2实施方式的沟槽栅极的形状的俯视图。图7是表示第3实施方式的沟槽栅极的形状的俯视图。图8是表示第4实施方式的半导体装置的概略结构的剖视图。图9是表示第5实施方式的半导体装置的概略结构的剖视图。图10是表示其他实施方式的沟槽栅极的形状的俯视图。具体实施方式以下，基于附图说明本公开的实施方式。另外，以下的各图中，对于彼此相同或等同的部分赋予同一符号。此外，各实施方式中，不仅是明示了能够具体地组合的部分彼此的组合，只要组合中不发生特别障碍，即使没有明示，也能够将实施方式彼此局部组合。(第1实施方式)首先，参照图1及图2，对本实施方式的半导体装置的概略结构进行说明。图1是沿着图2所示的I－I线的剖视图。该半导体装置例如是沟槽栅型的绝缘栅双极型晶体管(IGBT)。如图1所示，该半导体装置100形成于具有第1主面10a和作为其背面的第2主面10b的半导体基板10。半导体装置100中，在第2主面10b的表层形成有p导电型的集电极区域11。邻接于集电极区域11而形成有n导电型的漂移区域12。邻接于漂移区域12而形成有与漂移区域12相比杂质浓度高的n导电型的电荷蓄积区域13。此外，在第1主面10a的表层且与电荷蓄积区域13邻接地形成有体(body)区域14。另外，本实施方式中的体区域14，在露出于第1主面10a的最表面，具有与体区域14的其他区域相比杂质浓度高的接触区域14a。并且，半导体装置100具备从第1主面10a在深度方向上延伸而形成的沟槽栅极15。沟槽栅极15形成为，将体区域14及电荷蓄积区域13贯通而到达漂移区域12。沟槽栅极15具有从第1主面10a延伸的沟槽16、形成在沟槽16的内壁的绝缘膜17、以及隔着绝缘膜17而形成在沟槽16内的栅极电极18。此外，在第1主面10a的表层且露出于第1主面10a并与沟槽栅极15接触地形成有发射极区域19。发射极区域19在第1主面10a侧电连接于未图示的发射极电极。另一方面，集电极区域11在第2主面10b侧电连接于集电极电极20。本实施方式的沟槽栅极15具有被从未图示的驱动电路向栅极电极18供给栅极电压的主沟槽15a、和被设为与发射极区域19相同电位的伪沟槽15b。发射极区域19至少与主沟槽15a邻接而形成，当主沟槽15a中的栅极电极18被施加栅极电压则在体区域14中产生沟道，在发射极电极与集电极电极20之间流过电流。当正面观察第1主面10a时，如图2所示，半导体装置100的主沟槽15a在一个方向上延伸设置。图2中，将主沟槽15a的延伸设置方向设为y方向，将与y方向正交的方向设为x方向。主沟槽15a沿y方向直线延伸，并且在x方向上等间隔地形成有多个。相对于此，伪沟槽15b形成在彼此相邻的主沟槽15a之间，在y方向上延伸。更具体而言，伪沟槽15b形成在x方向上具有多个折返且沿y方向延伸的、所谓蜿蜒(meander)形状。本公开中，所谓包括与延伸设置方向正交的方向成分是指，伪沟槽15b相对于y方向正交、或者倾斜延伸而形成，本实施方式的半导体装置100中，蜿蜒形状中的在x方向上延伸的部分与之相当。另外，伪沟槽15b无论将哪个主沟槽15a选择为对称轴都在x方向上线对称地形成。本实施方式中的发射极区域19如图2所示，与主沟槽15a接触，并且在y方向上间歇且周期性地形成。并且，与在x方向上相邻的主沟槽15a接触的发射极区域19彼此在y方向上错开半个周期而形成。伪沟槽15b以与发射极区域19的沿y方向的形成周期相同的周期形成蜿蜒形状。本实施方式中的伪沟槽15b由于成为蜿蜒形状，所以相对于直线状的主沟槽15a而言半导体基板10内部的表面积变大。进而，该半导体装置100中，主沟槽15a与伪沟槽15b在x方向上交替地形成，所以伪沟槽15b的和主沟槽15a对置的部分与电荷蓄积区域13的接触面积大于电荷蓄积区域13与主沟槽15a的接触面积。另外，本实施方式中的体区域14及发射极区域19分别相当于第1区域及第2区域。并且，p导电型及n导电型分别相当于第1导电型及第2导电型。此外，图2是俯视图，但为了容易判别沟槽栅极15及发射极区域19的形成位置，施加了与图1共通的阴影。关于阴影，图5及图6也是同样的。接着，参照图3A～图5，对本实施方式的半导体装置100的作用效果进行说明。专利技术者利用计算机，对电荷蓄积区域13与伪沟槽15b的接触面积、本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，具有：半导体基板(10)，具有第1主面(10a)以及作为上述第1主面的背面的第2主面(10b)；第1导电型的第1区域(14)，形成在上述第1主面的表层；第2导电型的漂移区域(12)，邻接于上述第1区域而形成在上述第1区域与上述第2主面之间；第2导电型的电荷蓄积区域(13)，是上述漂移区域的一部分，与上述漂移区域相比杂质浓度较高；沟槽栅极(15)，具有从上述第1主面在上述半导体基板的深度方向上延伸且将上述第1区域及上述电荷蓄积区域贯通而形成的沟槽(16)、和在上述沟槽的内部隔着绝缘膜(17)而形成的栅极电极(18)；以及第2导电型的第2区域(19)，被上述第1区域包围而形成，与上述沟槽栅极接触并且在上述第1主面露出；上述沟槽栅极具有上述栅极电极上被施加栅极电压的主沟槽(15a)、和上述栅极电极上被施加与上述主沟槽不同的电压的伪沟槽(15b)；上述主沟槽和上述伪沟槽将上述电荷蓄积区域夹入，上述伪沟槽与上述电荷蓄积区域的接触面积S1大于上述主沟槽与上述电荷蓄积区域的接触面积S2。

【技术特征摘要】
【国外来华专利技术】2016.02.10 JP 2016-0240461.一种半导体装置，其特征在于，具有：半导体基板(10)，具有第1主面(10a)以及作为上述第1主面的背面的第2主面(10b)；第1导电型的第1区域(14)，形成在上述第1主面的表层；第2导电型的漂移区域(12)，邻接于上述第1区域而形成在上述第1区域与上述第2主面之间；第2导电型的电荷蓄积区域(13)，是上述漂移区域的一部分，与上述漂移区域相比杂质浓度较高；沟槽栅极(15)，具有从上述第1主面在上述半导体基板的深度方向上延伸且将上述第1区域及上述电荷蓄积区域贯通而形成的沟槽(16)、和在上述沟槽的内部隔着绝缘膜(17)而形成的栅极电极(18)；以及第2导电型的第2区域(19)，被上述第1区域包围而形成，与上述沟槽栅极接触并且在上述第1主面露出；上述沟槽栅极具有上述栅极电极上被施加栅极电压的主沟槽(15a)、和上述栅极电极上被施加与上述主沟槽不同的电压的伪沟槽(15b)；上述主沟槽和上述伪沟槽将上述电荷蓄积区域夹入，上述伪沟槽与上述电荷蓄积区域的接触面积S1大于上述主沟槽与上述电荷蓄积区域的接触面积S2。2.如权利要求1所述的半导体装置，其特征在于，上述伪沟槽与上述电荷蓄积区域的接触面积S1、和上述主沟槽与上述电荷蓄积区域的接触面积S2的面积比S1/S2满足...

【专利技术属性】
技术研发人员：田边广光，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：日本,JP