机载主被动三维影像实时成像装置制造方法及图纸

本公开提供了一种机载主被动三维影像实时成像装置。该机载主被动三维影像实时成像装置包括：数据管理单元，其包括一片或多片FPGA；以及并行处理单元，其包括一片或多片DSP，所述并行处理单元的DSP与所述数据管理单元的FPGA连接，接收FPGA发送的数据并进行三维影像生成处理。本公开机载主被动三维影像实时成像装置，采用FPGA与DSP相结合的并行拓扑架构，可根据影像数据量灵活调整DSP数量，有效实现了性能与功耗间的平衡，并具有良好的通用性和可扩展性。

Airborne active and passive three dimensional image real-time imaging device

The present disclosure provides a real-time imaging device for airborne active and passive three-dimensional images. The airborne active and passive 3D image real-time imaging device includes: data management unit, which includes one or more FPGAs; and parallel processing unit, which includes one or more DSPs. The DSP of the parallel processing unit is connected with the FPGA of the data management unit, receives the data transmitted by the FPGA and generates the 3D image. . The airborne active and passive 3D real-time imaging device adopts a parallel topology structure which combines FPGA with DSP. The number of DSPs can be flexibly adjusted according to the amount of image data, and the balance between performance and power consumption can be effectively achieved. The device has good versatility and scalability.

【技术实现步骤摘要】
机载主被动三维影像实时成像装置
本公开涉及遥感
，尤其涉及一种机载主被动三维影像实时成像装置。
技术介绍
近年来，利用遥感技术对观测目标的空间、纹理、光谱、材质等多维属性信息快速精准获取，已成为研究热点。激光雷达主动探测和多光谱/高光谱等光学相机被动成像技术作为近年来蓬勃发展的新型遥感探测手段，分别在目标几何空间、纹理光谱信息获取方面具有独特的技术特点。然而，现有的装置由于结构、连接关系等复杂、不合理，在尺寸、功耗、效率等多个方面都面临着问题，因而难以满足主被动一体化成像的应用需求，
技术实现思路
(一)要解决的技术问题鉴于上述技术问题，本公开提供了一种机载主被动三维影像实时成像装置，结构简单，降低了功耗和体积，满足了机载遥感图像实时处理的要求。(二)技术方案根据本公开的一个方面，提供了一种机载主被动三维影像实时成像装置，包括：数据管理单元，其包括一片或多片FPGA；以及并行处理单元，其包括一片或多片DSP，所述并行处理单元的DSP与所述数据管理单元的FPGA连接，接收FPGA发送的数据并进行三维影像生成处理。在一些实施例中，所述数据管理单元包括1片FPGA、第一外部存储器DDR3芯片、接口协议芯片以及第一配置芯片Flash。在一些实施例中，所述并行处理单元包括2片DSP、第二外部存储器DDR3芯片、第三外部存储器DDR3芯片以及第二配置芯片Flash；所述2片DSP并行运行，每片所述DSP为一个独立的并行处理节点。在一些实施例中，每片DSP与FPGA之间均采用串行快速输入输出口SRIO、串行总线IIC以及通用输入输出口GPIO互联。在一些实施例中，所述DSP为多核DSP；所述FPGA包括：CCD数据接收单元，其通过CameraLink接口接收CCD影像数据并进行数据解析和有效数据提取；CCD数据缓存单元，与所述CCD数据接收单元连接，接收所述CCD数据接收单元发送的CCD影像数据并利用BlockRAM进行CCD影像数据的缓存；主控制器，用于控制FPGA的时序逻辑和状态转移；第一地址控制器，其同时与所述主控制器及所述CCD数据缓存单元连接，根据所述主控制器的控制提供CCD数据缓存的读写地址、使能信号；激光测距数据接收单元，其通过RS422接口接收激光测距数据，并进行串并转换、数据解析；激光测距数据缓存单元，与所述激光测距数据接收单元连接，接收所述激光测距数据接收单元发送的激光测距数据，并利用BlockRAM进行激光测距数据的缓存；第二地址控制器，同时与所述主控制器及所述激光测距数据缓存单元连接，根据所述主控制器的控制提供激光测距数据缓存的读写地址、使能信号；激光测距数据粗差改正单元，与所述激光测距数据缓存单元连接，根据距离阈值对激光测距数据中的粗差点进行滤除，并采用内插方法对漏点进行补充，以进行粗差改正；位置姿态数据接收单元，其通过RS232接口接收位置姿态数据；位置姿态数据缓存单元，与所述位置姿态数据接收单元连接，接收所述位置姿态数据接收单元发送的位置姿态数据，并利用FIFO进行位置姿态数据的缓存；位置姿态数据处理单元，与所述主控制器连接，根据时间码计算CCD影像数据获取时刻、激光雷达测距数据获取时刻所对应的位置姿态数据；时间配准及数据打包单元，其根据时间同步关系，进行CCD影像数据、激光雷达测距数据以及位置姿态数据的配准；SRIO控制器，其通过SRIO接口与所述多核DSP互联，以进行原始数据、结果数据的传输；以及PCIe控制器，其通过PCIe总线进行通信，静态/动态检校辅助数据注入、指令发布、状态监控、结果数据上传。在一些实施例中，每片DSP具有8个处理核，其中，0核作为主控核，1-5核作为点云解算从核，6-7核作为融合从核。在一些实施例中，每片DSP的主控核通过SRIO接口与FPGA连接。在一些实施例中，所述数据管理单元包括以下多个外部接口的至少其中之一：Camerallink、RS232以及RS422。在一些实施例中，所述FPGA利用PCIe总线与上位机进行数据传输，利用LVDS总线与扩展板卡进行互联，利用CameraLink总线接收光学相机的影像数据，利用RS422串行总线接收激光雷达的测距数据，利用RS232接收POS/IMU的位置姿态数据。(三)有益效果从上述技术方案可以看出，本公开机载主被动三维影像实时成像装置具有以下有益效果：(1)本公开机载主被动三维影像实时成像装置结构简单，尺寸较小，降低了成本，具备丰富的接口，较好的满足了应用需求。(2)本公开采用FPGA与DSP相结合的并行拓扑结构，可以根据影像数据量灵活调整DSP数量，有效实现性能与功耗间的平衡，并具有良好的通用性和可扩展性。(3)本公开装置中PGA与DSP之间可采用多种接口与总线互连，提高了数据传输速度，有利于改善装置的整体性能。(4)本公开装置中的DSP具有8个处理核，由此能够根据三维影像生成算法特性，对每个核的处理任务、任务分配、核间通信、存储分配等都进行了合理分配，具有良好的并行性，能够有效降低电路面积和功耗。附图说明图1为本公开实施例机载主被动三维影像实时成像装置的结构示意图。图2为本公开实施例机载主被动三维影像实时成像装置电学互联示意图。图3为本公开实施例FPGA逻辑结构示意图。图4为本公开实施例多核DSP任务映射示意图。具体实施方式为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。本公开提供了一种基于FPGA和多核DSP硬件架构的机载主被动三维影像实时成像装置，采用多核DSP可以克服单核DSP的性能及功耗限制；FPGA和DSP相结合的架构能够充分发挥不同特性处理器的处理优势，可大大提高系统运算能力，并且降低功耗和体积，满足机载遥感图像实时处理的要求。另外，该架构也具有良好的可伸缩性，可满足不同观测载荷的处理需求。在本公开的一个示例性实施例中，提供了一种机载主被动三维影像实时成像装置。如图1所示，本实施例机载主被动三维影像实时成像装置包括：数据管理单元和并行处理单元。其中，数据管理单元主要用于实现外部接口通信、数据预处理、数据分发管理等逻辑控制功能；并行处理单元用于进行三维影像生成处理。本实施例中机载主被动三维影像实时成像装置的工作流程如下：数据管理单元通过外部接口接收CCD影像数据、激光测距数据、位置姿态数据、动态/静态检校参数等数据，并进行数据解析、粗差改正、内插、时间配准等预处理；数据管理单元将配准好的数据进行切分、打包，通过高速数据传输接口分发给并行处理单元中的各处理节点；并行处理单元中的各处理节点，分别通过高速数据传输接口接收待处理数据，并开展激光点云解算、像方匹配和融合等处理，最终获得三维影像；并行处理单元中的各处理节点，通过高速数据传输接口，将三维影像数据上传给数据管理单元；数据管理单元将接收到的三维影像数据进行整理，进一步通过外部接口输出，例如可通过外部接口上传至上位机输出。如图2所示，本实施例机载主被动三维影像实时成像装置中，数据管理单元包括1片FPGA、外部存储器1、接口协议芯片以及配置芯片Flash。在本公开的示例性实施例中，FPGA选择XilinxKintex-7系列的XC7K420T芯片。并行处理单元包括2片DSP以及本文档来自技高网...

【技术保护点】
1.一种机载主被动三维影像实时成像装置，包括：数据管理单元，其包括一片或多片FPGA；以及并行处理单元，其包括一片或多片DSP，所述并行处理单元的DSP与所述数据管理单元的FPGA连接，接收FPGA发送的数据并进行三维影像生成处理。

【技术特征摘要】
1.一种机载主被动三维影像实时成像装置，包括：数据管理单元，其包括一片或多片FPGA；以及并行处理单元，其包括一片或多片DSP，所述并行处理单元的DSP与所述数据管理单元的FPGA连接，接收FPGA发送的数据并进行三维影像生成处理。2.根据权利要求1所述的机载主被动三维影像实时成像装置，其中，所述数据管理单元包括1片FPGA、第一外部存储器DDR3芯片、接口协议芯片以及第一配置芯片Flash。3.根据权利要求2所述的机载主被动三维影像实时成像装置，其中，所述并行处理单元包括2片DSP、第二外部存储器DDR3芯片、第三外部存储器DDR3芯片以及第二配置芯片Flash；所述2片DSP并行运行，每片所述DSP为一个独立的并行处理节点。4.根据权利要求3所述的机载主被动三维影像实时成像装置，其中，每片DSP与FPGA之间均采用串行快速输入输出口SRIO、串行总线IIC以及通用输入输出口GPIO互联。5.根据权利要求1所述的机载主被动三维影像实时成像装置，其中，所述DSP为多核DSP；所述FPGA包括：CCD数据接收单元，其通过CameraLink接口接收CCD影像数据并进行数据解析和有效数据提取；CCD数据缓存单元，与所述CCD数据接收单元连接，接收所述CCD数据接收单元发送的CCD影像数据并利用BlockRAM进行CCD影像数据的缓存；主控制器，用于控制FPGA的时序逻辑和状态转移；第一地址控制器，其同时与所述主控制器及所述CCD数据缓存单元连接，根据所述主控制器的控制提供CCD数据缓存的读写地址、使能信号；激光测距数据接收单元，其通过RS422接口接收激光测距数据，并进行串并转换、数据解析；激光测距数据缓存单元，与所述激光测距数据接收单元连接，接收所述激光测距数据接收单元发送的激光测距数据，并利用BlockRAM进行激光测距数据的缓存；第二地址控制器，同时与所述主控制器及所...

【专利技术属性】
技术研发人员：李传荣，贺文静，孟凡荣，黎荆梅，胡坚，唐伶俐，周梅，周春城，吴昊昊，李伟，
申请(专利权)人：中国科学院光电研究院，
类型：新型
国别省市：北京,11