A SRAM in which the first bit cell array has a first density and a first access speed, and the second bit cell array has a second density greater than the first density and a second access speed lower than the first access speed. The SRAM also includes a first set of word-line drivers coupled to a first cell array, a second set of word-line drivers coupled to a second cell array, and a row decoder coupled to a first cell array and a second cell array.
【技术实现步骤摘要】
具有多种速度和密度的位单元的SRAM架构
技术介绍
传统上,SRAM(静态随机存储器)是通过将位单元的实例铺设成位单元阵列设计而成。单个位单元可以被优化以实现多种目标。例如,对于一些应用,可以以相对较慢的读写操作为代价,优化位单元来实现高密度。反之,对于另外一些应用,可以以占据更大的芯片面积为代价,优化位单元来实现高速度操作。附图说明本文结合附图描述了各种技术的实现方式。然而,需要充分理解的是附图只示出了本文所述的各种实现方式,而不旨在限制本文所述的各种技术的实施例。图1示出了根据本文所述的实现方式的具有蝶形架构的SRAM的平面图。图2示出了根据本文所述的实现方式的针对位单元阵列的自定时路径。图3示出了根据本文所述的实现方式的针对位单元阵列的自定时路径的信号时序。图4示出了根据本文所述的实现方式的针对存储器的设计流程。图5示出了根据本文所述的实现方式的用于实现图4的设计流程的可编程计算平台。具体实施方式下文的描述中,术语“某些实施例”的范围并不局限于表述多个实施例,更确切地,其范围可能包括一个实施例或多个实施例,甚至可能包括所有实施例。本文所述的实施例提供了一种用于在单个SRAM中使用两种不同的位单元的有效架构和设计方法,具体地,使用高速度位单元和高密度位单元。在一些实施例中,蝶形架构的SRAM包括:用于高速度位单元阵列的高速度位单元,位于蝶形架构的一侧;以及用于高密度位单元阵列的高密度位单元,位于蝶形架构的另一侧。两个位单元阵列共享多个行解码器、时钟发生器、输入缓存器和锁存器以及行存取电路,其中针对两个位单元阵列分别调准自定时路径。图1示出了具有蝶形架构的SR ...
【技术保护点】
1.一种电路,包括存储器,所述存储器包括:第一位单元阵列,具有第一密度和第一存取速度;第二位单元阵列,具有第二密度和第二存取速度,其中所述第二密度大于所述第一密度,所述第二存取速度小于所述第一存取速度;第一组字线驱动器,耦合到所述第一位单元阵列;第二组字线驱动器,耦合到所述第二位单元阵列;以及行解码器,耦合到第一位单元阵列和第二位单元阵列二者。
【技术特征摘要】
2017.02.22 US 15/439,8991.一种电路,包括存储器,所述存储器包括:第一位单元阵列,具有第一密度和第一存取速度;第二位单元阵列,具有第二密度和第二存取速度,其中所述第二密度大于所述第一密度,所述第二存取速度小于所述第一存取速度;第一组字线驱动器,耦合到所述第一位单元阵列;第二组字线驱动器,耦合到所述第二位单元阵列;以及行解码器,耦合到第一位单元阵列和第二位单元阵列二者。2.根据权利要求1所述的电路,还包括:处理器,耦合到存储器以读写在存储器中存储的字,其中,第一位单元阵列为在存储器中存储的字提供第一组位,且第二位单元阵列为在存储器中存储的字提供第二组位。3.根据权利要求2所述的电路,其中,所述处理器用单个地址空间存取第一位单元阵列和第二位单元阵列。4.根据权利要求1所述的电路,还包括处理器,所述处理器用单个地址空间存取第一位单元阵列和第二位单元阵列。5.根据权利要求1所述的电路,还包括:第一自定时路径,耦合到第一位单元阵列;以及第二自定时路径,耦合到第二位单元阵列。6.根据权利要求5所述的电路,其中,第一自定时路径被调准到第一位单元阵列;第二自定时路径被调准到第二位单元阵列。7.根据权利要求1所述的电路,其中,第一位单元阵列包括第一组多个位单元,其中第一组多个位单元中的每个位单元具有第一维度和第二维度;以及第二位单元阵列包括第二组多个位单元,其中第二组多个位单元中的每个位单元具有第一维度和第二维度维度;其中,第一组多个位单元中的每个位单元的第一维度在数值上大于第二组多个位单元中的每个位单元的第一维度,且第一组多个位单元中的每个位单元的第二维度与第二组多个位单元中的每个位单元的第二维度在数值上大体相等。8.根据权利要求7所述的电路,其中,所述存储器还包括字线,其中第一组多个位单元中的每个位单元的第一维度被定向为大体平行于所述字线,且第二组多个位单元中的每个位单元的第一维度被定向为大体平行于所述字线。9.根据权利要求7所述的电路,还包括:处理器,耦合到存储器以读写在存储器中存储的字,其中,第一位单元阵列为在存储器中存储的字提供第一组位,且第二位单元阵列为在存储器中存储的字提供第二组位。10.根据权利要求9所述的电路,其中,所述处理器用单个地址空间存取第一位单元阵列和第二位单元阵列。11.根据权利要求10所述的电路,还包括:第一自定时路径,耦合到第一位单元阵列;以及第二自定时路径,耦合到第二位单元阵列。12.根据权利要求11所述的电路,其中,所述第一自定时路径被调准到第一位单元阵列,所述第二自定时路径被调准到第二位单元阵列。13.一种方法,包括:针对具有第一密度和第一存取速...
【专利技术属性】
技术研发人员:法赫尔丁·阿里·博赫拉,拉雷特·古普塔,施里·萨加尔·德维韦迪,吉滕达拉·达萨尼,
申请(专利权)人:ARM有限公司,
类型:发明
国别省市:英国,GB
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。