The utility model provides a single-loop JTAG backplane test bus circuit based on an automatic chrysanthemum chain. Standard JTAG interfaces are arranged in each slot on the backplane. The JTAG controller is connected from the first slot, and the JTAG interfaces of the other slots are sequentially linked together, and then connected back to the first slot to electrify the JTAG in the slots on all the boards. Lu Lian becomes a single link JTAG link. Each board slot is equipped with an automatic daisy chain circuit, which can automatically bypass the JTAG interface of the empty board slot to maintain the connectivity of the entire JTAG link. Because of adopting the most original single-loop structure, the utility model is fully compatible with JTAG controllers and related software of various manufacturers, thus saving test cost; can configure and test multiple insertion boards at one time, thus improving the test efficiency; the automatic chrysanthemum chain circuit effectively solves the problem of chain breaking and insufficient driving capacity; The use of digital multiplexer and analog multiplexer chip reduces the overall delay of the test bus and improves the bus operating frequency.
【技术实现步骤摘要】
基于自动菊花链的单环JTAG背板测试总线电路
本技术涉及背板测试总线领域,尤其涉及一种基于自动菊花链的单环JTAG背板测试总线电路。
技术介绍
联合测试行动组(JTAG,JointTestActionGroup,也称作IEEE1149.1边界扫描测试标准)是一种用来进行复杂IC(IntegratedCircuit)与电路板的特性测试的工业标准方法。支持JTAG标准的IC与电路板都具备支持JTAG测试的4条串行总线(第5条线为可选的复位线),分别为TDI(测试数据输入)、TDO(测试数据输出)、TMS(测试模式选择)与TCK(测试时钟输入)。该总线主要支持对焊点、电路板过孔、短路和开路等连接进行结构测试。JTAG不但支持结构测试,还是一种用于在系统级实现配置、编程以及混合信号测试的标准方法。而在系统集成过程中,会出现许多问题,如:连接器故障、单板放错槽位、单板遗漏等。因此,系统级边界扫描(JTAG)测试技术的研究和开发,能满足工业界的迫切需求,具有十分现实的意义。系统级电子学系统中,往往会包括一块背板和多块插板,借助于JTAG背板测试总线,可以一次实现同时对多块插板的测试和配置,极大地提高了工作效率。目前通用的系统级JTAG背板测试总线主要有以下三种结构。第一种是单环结构,也即菊花链结构。如图1所示,只使用一条路径,一个接口,就将所有插板连在一起。单环结构的优点:1、实现方式简单,只有一条扫描链路,无需增加额外的芯片成本;2、兼容各种厂家的的JTAG控制器和相关软件,节约了测试成本;3、可实现一次对多块插板的配置和测试,提高了测试工作效率。单环结构的缺点:1 ...
【技术保护点】
1.基于自动菊花链的单环JTAG背板测试总线电路,包括:背板,背板上设置的多个板槽,每个板槽配备有自动菊花链电路;所述每个板槽均包含标准的TCK、TMS、TDI、TDO四线JTAG测试总线接口,用于对插到该板槽的插板进行JTAG测试,第一板槽用于接入JTAG控制器,依次将其它板槽的JTAG测试总线接口串在一起,最后又连回第一板槽,形成一个单环的JTAG链路;所述自动菊花链电路在正常情况下将其所对应板槽的TCK、TMS、TDO信号进行驱动缓冲后,分别送给相邻的下一个板槽的TCK、TMS、TDI引脚;所述自动菊花链电路检测到未插插板或者所插插板不兼容JTAG时,将其所对应板槽的TCK、TMS、TDI信号进行驱动缓冲后,分别送给相邻的下一个板槽的TCK、TMS、TDI引脚,该板槽的JTAG接口被旁路,以保持JTAG链路的连通性;最后一个板槽的TCK和TMS信号不连回第一板槽。
【技术特征摘要】
1.基于自动菊花链的单环JTAG背板测试总线电路,包括:背板,背板上设置的多个板槽,每个板槽配备有自动菊花链电路;所述每个板槽均包含标准的TCK、TMS、TDI、TDO四线JTAG测试总线接口,用于对插到该板槽的插板进行JTAG测试,第一板槽用于接入JTAG控制器,依次将其它板槽的JTAG测试总线接口串在一起,最后又连回第一板槽,形成一个单环的JTAG链路;所述自动菊花链电路在正常情况下将其所对应板槽的TCK、TMS、TDO信号进行驱动缓冲后,分别送给相邻的下一个板槽的TCK、TMS、TDI引脚;所述自动菊花链电路检测到未插插板或者所插插板不兼容JTAG时,将其所对应板槽的TCK、TMS、TDI信号进行驱动缓冲后,分别送给相邻的下一个板槽的TCK、TMS、TDI引脚,该板槽的JTAG接口被旁路,以保持JTAG链路的连通性;最后一个板槽的TCK和TMS信号不连回第一板槽。2.如权利要求1所述的单环JTAG背板测试总线电路,所述自动菊花链电路包括无效电平检测模块、手动旁路模块和选择模块;每个板槽的TDO信号作为第一电平信号输入所述无效电平检测模块的输入端,无效电平检测模块检测第一电平信号,输出第二电平信号;当有插板插入板槽时,TDO信号被所述插板上的低阻信号源驱动,第一电平信号为有效逻辑电平,第二电平信号为低电平;当没有插板插入所述板槽时,TDO信号被悬空,第一电平信号被无效电平检测模块的输入端偏置在无效逻辑电平,第二电平信号为高电平;所述手动旁路模块接收第二电平信号并输出第三电平信号,当按键或者跳线帽为手动旁路状态时,第三电平信号为高电平;当按键或者跳线帽为自动旁路状态时,第三电平信号与第二电平信号相等;所述选择模块的控制端与所述第三电平信号相连;当第三电平信号为低电平时,将该自动菊花链电路所对应板槽的TCK、TMS、TDO信号进行驱动缓冲后,分别送给相邻的下一个板槽的TCK、TMS、TDI引脚;当第三电平信号为高电平时,则将该自动菊花链所对应板槽的TCK、TMS、TDI信号进行驱动缓冲后,分别送给相邻的下一个板槽的TCK、TMS、TDI引脚。3.如权利要求2所述的单环JTAG背板测试总线电路,所述无效电平检测模块采用窗口比较器电路实现。4.如权利要求3所述的单环JTAG背板测试总线电路,所述窗口比较器电路包括输入分压与偏置电路、双比较器电路和输出滤波电路;所述输入分压与偏置电路包括基准电压源、以及其输出端依次串接的第一分压电阻、第二分...
【专利技术属性】
技术研发人员:江晓,胡意,李蔚,潘建伟,
申请(专利权)人:中国科学技术大学,
类型:新型
国别省市:安徽,34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。