功率半导体装置以及功率半导体装置的制造方法制造方法及图纸

本发明专利技术的功率半导体装置100，具有超级结结构，包括：低电阻半导体层112、n‑型柱形区域113、p‑型柱形区域115、基极区域116、沟槽118、栅极绝缘膜120、栅电极122、源极区域124、层间绝缘膜126、接触孔128、金属塞130、p+型扩散区域、源电极134、以及栅极焊盘电极135，并且，有源元件部R1，在距离栅极焊盘部R2最近的规定的p‑型柱形区域115A，与沟槽118接触的n‑型柱形区域113中距离栅极焊盘部R2最近的规定的n‑型柱形区域113A之间，具备n‑型柱形区域113B。本发明专利技术的功率半导体装置，是一种符合低成本化以及小型化要求的，并且能够在维持高耐压的同时降低导通电阻的，具有高击穿耐量的功率半导体装置。

Power semiconductor device and manufacturing method of power semiconductor device

The power semiconductor device 100 of the invention has a super junction structure, including a low resistance semiconductor layer 112, a n cylindrical area 113, a p cylindrical area 115, a base area 116, a groove 118, a gate insulating film 120, a gate electrode 122, a source region 124, an interlayer insulating film 126, a contact hole 128, a metal plug 130, and a p+ type diffusion zone. The domain, the source electrode 134, and the gate electrode 135, and the active component section R1, the P cylindrical area 115A, which is recently specified in the distance from the grid plate part R2, is between the N cylindrical area 113 of the N shaped area contact with the groove 118, which is recently defined by the R2 column shaped region domain 113A, and has a n cylindrical area 113B. . The power semiconductor device of the invention is a power semiconductor device which meets the requirements of low cost and miniaturization, and can reduce the resistance at the same time in maintaining high pressure resistance, and has high breakdown resistance.

【技术实现步骤摘要】
【国外来华专利技术】功率半导体装置以及功率半导体装置的制造方法
本专利技术涉及功率半导体装置以及功率半导体装置的制造方法。
技术介绍
近年来，伴随着对电子器件的低成本化以及小型化的要求，微细化的功率MOSFET被普遍需求。作为这样的功率MOSFET，如图17所示，可以想到是一种通过金属塞(Plug)930将源电极934与源极区域924之间电气连接的功率MOSFET900(作为使用金属塞的半导体装置，例如参照专利文献1)。
技术介绍
所涉及的功率MOSFET900，是一种：具有由交互排列的n-型柱形区域913以及p-型柱形区域915所构成的超级结(SuperJunction)结构的，并且划分有：从作为n-型柱形区域913以及p-型柱形区域915的表面侧的上端面侧(以下也简称为上端面侧)看作为形成有源电极934的区域的有源元件部R1、以及从上端面看作为形成有栅极焊盘(gatepad)电极935的区域的栅极焊盘部R2，的功率半导体装置。有源元件部R1，包括：n+型低电阻半导体层912；沿规定的方向按规定的间隔排列的多个n-型柱形区域913；沿规定的方向与n-型柱形区域913交互排列的多个p-型柱形区域915；形成于n-型柱形区域913以及p-型柱形区域915表面的p型基极区域916；形成于从上端面侧看存在有n-型柱形区域913的区域内的，并且被形成为：在贯穿p型基极区域916后直至到达n-型柱形区域913的深度位置上的沟槽918；形成于沟槽918的内周面上的栅极绝缘膜920；经由栅极绝缘膜920埋设至沟槽918内部的栅电极922；配置于p型基极区域916的表面的，并且被形成为至少一部分暴露在沟槽918的内周面上的n+型源极区域924；至少覆盖n+型源极区域924、栅极绝缘膜920、以及栅电极922的层间绝缘膜926；形成于从上端面侧看存在有p-型柱形区域915的区域内的，并且贯穿层间绝缘膜926后至少到达p型基极区域916的接触孔928；在接触孔928的内部填充规定的金属后形成的金属塞930；被形成为与金属塞930的底面接触的，并且比p型基极区域916掺杂物浓度更高的p+型扩散区域932；形成于层间绝缘膜926上的，并且经由金属塞930与p型基极区域916、n+型源极区域924、以及p+型扩散区域932电气连接的源电极934；以及形成于低电阻半导体层912表面的漏电极936。栅极焊盘部R2，包括：低电阻半导体层912；n-型柱形区域913；p-型柱形区域915；p型基极区域916；层间绝缘膜926；形成于层间绝缘膜926上的栅极焊盘电极935；以及形成于低电阻半导体层912上的漏电极936(作为具有超级结结构的，并且划分有有源元件部以及栅极焊盘部的功率半导体装置，例如，参照专利文献2)。根据
技术介绍
涉及的功率MOSFET900，由于具备了金属塞930，因此不同于源电极与源极区域直接接触的功率半导体装置，从而不必再形成大直径的接触孔，从而就能够成为一种微细化的功率MOSFET。其结果就是：
技术介绍
涉及的功率MOSFET900是一种符合电子器件低成本化以及小型化要求的功率MOSFET。另外，根据功率MOSFET900，由于具有由交互排列的n-型柱形区域913以及p-型柱形区域915所构成的超级结结构，因此就能够在维持高耐压的同时减低导通电阻。【先行技术文献】【专利文献1】特开平6-252090号公报【专利文献2】特开2012-160706号公报然而，在这样的功率MOSFET900的构造中，在沿规定的方向看时，在形成于距离栅极焊盘部R2最近的沟槽(以下，称为特定的沟槽)918A上的栅极绝缘膜(以下，称为特定的栅极绝缘膜)920A的附近容易引起损伤。即，功率MOSFET900本身存在有很难成为击穿耐量大的功率MOSFET的问题。另外，这样的问题不仅只存在于功率MOSFET900，而是会产生于所有的功率半导体装置中。因此，本专利技术鉴于上述的问题，目的是提供一种：能够满足电子器件低成本化以及小型化要求的，并且能够在维持高耐压的同时减低导通电阻的，具备高击穿耐量的功率半导体装置及其制造方法。对于在特定的栅极绝缘膜附近容易引起损伤的原因，将列举功率MOSFET900情况进行说明。首先，在上的功率MOSFET900中，源电极934经由金属塞930，并非仅与源极区域924，而是一同与p型基极区域916以及p+型扩散区域932电气连接(参照图18)。因此，在雪崩击穿时以及体二极管反向恢复时，产生的电子空穴对中的空穴(hole)h(参照图18中用符号h表示的白圈)就会经由基极区域916、p+型扩散区域932以及金属塞930被吸引至源电极934。此处，由于栅极焊盘部R2处不存在金属塞930，因此栅极焊盘部R2处产生的空穴h，就会经由基极区域916通过栅极焊盘部R2附近的金属塞930回收。但是，由于有来自栅极焊盘部R2的空穴h会集中于栅极焊盘部R2附近的金属塞930处，因此仅仅依靠栅极焊盘部R2附近的金属塞930，从而有可能无法充分地回收空穴h。而没有通过栅极焊盘部R2附近的金属塞930回收的空穴h就会通过沟槽918附近，并且被别的金属塞930回收。此时，空穴h就会对特定的栅极绝缘膜920A、特定的栅极绝缘膜920A与对应特定的栅极绝缘膜的栅电极(以下，称为特定的栅电极)922A的界面，或是n-型柱形区域913与特定的栅极绝缘膜920A的界面造成损伤，并且可能因栅极击穿或特定的栅极绝缘膜920A退化最终导致电气特性发生变动(参照图18)。再有，在载流子类型与功率MOSFET900相反的功率MOSFET中，所产生的电子空穴对中的电子展示出与上述空穴h同样的运动状态。因此，即便是在载流子类型与功率MOSFET900相反的功率MOSFET中，基于与上述同样的理由，同样会产生与功率MOSFET同样的问题。
技术实现思路
本专利技术是基于上述情况而完成，并且由以下的构成所组成。【1】本专利技术的功率半导体装置，具有由交互排列的第一导电型柱形区域以及第二导电型柱形区域所构成的超级结结构，并且划分有：从作为所述第一导电型柱形区域以及所述第二导电型柱形区域的表面侧的上端面侧看作为形成有有源元件电极的区域的有源元件部、以及从所述上端面看作为形成有栅极焊盘电极的区域的栅极焊盘部，其特征在于：所述有源元件部，包括：低电阻半导体层；沿规定的方向按规定的间隔排列的多个所述第一导电型柱形区域；沿所述规定的方向与所述第一导电型柱形区域交互排列的多个所述第二导电型柱形区域；形成于所述第一导电型柱形区域以及所述第二导电型柱形区域表面的第二导电型基极区域；从上端面侧看形成于存在有所述第一导电型柱形区域的区域内的，并且被形成为：在贯穿所述基极区域后直至到达所述第一导电型柱形区域的深度位置上的沟槽；形成于所述沟槽的内周面上的栅极绝缘膜；经由所述栅极绝缘膜埋设至所述沟槽内部的栅电极；配置于所述基极区域的表面的，同时被形成为至少有一部分暴露在所述沟槽的内周面上的第一导电型高浓度扩散区域；至少覆盖所述第一导电型高浓度扩散区域、所述栅极绝缘膜、以及所述栅电极的层间绝缘膜；形成于从所述上端面侧看存在有所述第二导电型柱形区域的区域内的，并且在贯穿所述层间绝缘膜后至少到达所述基极区域的接触孔；在所述接触孔的内部填充本文档来自技高网...

【技术保护点】
1.一种功率半导体装置，具有由交互排列的第一导电型柱形区域以及第二导电型柱形区域所构成的超级结结构，并且划分有：从作为所述第一导电型柱形区域以及所述第二导电型柱形区域的表面侧的上端面侧看作为形成有有源元件电极的区域的有源元件部、以及从所述上端面看作为形成有栅极焊盘电极的区域的栅极焊盘部，其特征在于：所述有源元件部，包括：低电阻半导体层；沿规定的方向按规定的间隔排列的多个所述第一导电型柱形区域；沿所述规定的方向与所述第一导电型柱形区域交互排列的多个所述第二导电型柱形区域；形成于所述第一导电型柱形区域以及所述第二导电型柱形区域表面的第二导电型基极区域；从上端面侧看形成于存在有所述第一导电型柱形区域的区域内的，并且被形成为：在贯穿所述基极区域后直至到达所述第一导电型柱形区域的深度位置上的沟槽；形成于所述沟槽的内周面上的栅极绝缘膜；经由所述栅极绝缘膜埋设至所述沟槽内部的栅电极；配置于所述基极区域的表面的，同时被形成为至少有一部分暴露在所述沟槽的内周面上的第一导电型高浓度扩散区域；至少覆盖所述第一导电型高浓度扩散区域、所述栅极绝缘膜、以及所述栅电极的层间绝缘膜；形成于从所述上端面侧看存在有所述第二导电型柱形区域的区域内的，并且在贯穿所述层间绝缘膜后至少到达所述基极区域的接触孔；在所述接触孔的内部填充规定的金属后形成的金属塞；被形成为与所述金属塞的底面接触的，并且比所述基极区域的掺杂物浓度更高的第二导电型高浓度扩散区域；以及形成于所述层间绝缘膜上的，并且经由所述金属塞与所述基极区域、所述第一导电型高浓度扩散区域、以及所述第二导电型高浓度扩散区域电气连接的所述有源元件电极，所述栅极焊盘部，包括：与所述有源元件部共通的所述低电阻半导体层；所述第一导电型柱形区域；所述第二导电型柱形区域；与所述有源元件部共通的所述基极区域；与所述有源元件部共通的所述层间绝缘膜；以及形成于所述层间绝缘膜上的所述栅极焊盘电极，其中，从与所述规定的方向相平行的，并且包含所述栅极焊盘部的规定的截面看所述功率半导体装置时，所述有源元件部在所述第二导电型柱形区域中距离所述栅极焊盘部最近的规定的第二导电型柱形区域，与同所述沟槽相接触的所述第一导电型柱形区域中距离所述栅极焊盘部最近的规定的第一导电型柱形区域之间，具备至少一个所述第一导电型柱形区域。...

【技术特征摘要】
【国外来华专利技术】1.一种功率半导体装置，具有由交互排列的第一导电型柱形区域以及第二导电型柱形区域所构成的超级结结构，并且划分有：从作为所述第一导电型柱形区域以及所述第二导电型柱形区域的表面侧的上端面侧看作为形成有有源元件电极的区域的有源元件部、以及从所述上端面看作为形成有栅极焊盘电极的区域的栅极焊盘部，其特征在于：所述有源元件部，包括：低电阻半导体层；沿规定的方向按规定的间隔排列的多个所述第一导电型柱形区域；沿所述规定的方向与所述第一导电型柱形区域交互排列的多个所述第二导电型柱形区域；形成于所述第一导电型柱形区域以及所述第二导电型柱形区域表面的第二导电型基极区域；从上端面侧看形成于存在有所述第一导电型柱形区域的区域内的，并且被形成为：在贯穿所述基极区域后直至到达所述第一导电型柱形区域的深度位置上的沟槽；形成于所述沟槽的内周面上的栅极绝缘膜；经由所述栅极绝缘膜埋设至所述沟槽内部的栅电极；配置于所述基极区域的表面的，同时被形成为至少有一部分暴露在所述沟槽的内周面上的第一导电型高浓度扩散区域；至少覆盖所述第一导电型高浓度扩散区域、所述栅极绝缘膜、以及所述栅电极的层间绝缘膜；形成于从所述上端面侧看存在有所述第二导电型柱形区域的区域内的，并且在贯穿所述层间绝缘膜后至少到达所述基极区域的接触孔；在所述接触孔的内部填充规定的金属后形成的金属塞；被形成为与所述金属塞的底面接触的，并且比所述基极区域的掺杂物浓度更高的第二导电型高浓度扩散区域；以及形成于所述层间绝缘膜上的，并且经由所述金属塞与所述基极区域、所述第一导电型高浓度扩散区域、以及所述第二导电型高浓度扩散区域电气连接的所述有源元件电极，所述栅极焊盘部，包括：与所述有源元件部共通的所述低电阻半导体层；所述第一导电型柱形区域；所述第二导电型柱形区域；与所述有源元件部共通的所述基极区域；与所述有源元件部共通的所述层间绝缘膜；以及形成于所述层间绝缘膜上的所述栅极焊盘电极，其中，从与所述规定的方向相平行的，并且包含所述栅极焊盘部的规定的截面看所述功率半导体装置时，所述有源元件部在所述第二导电型柱形区域中距离所述栅极焊盘部最近的规定的第二导电型柱形区域，与同所述沟槽相接触的所述第一导电型柱形区域中距离所述栅极焊盘部最近的规定的第一导电型柱形区域之间，具备至少一个所述第一导电型柱形区域。2.根据权利要求1所述的功率半导体装置，其特征在于：其中，所述有源元件部，从所述上端面侧看在所述规定的第一导电型柱形区域与所述规定的第二导电型柱形区域之间形成有所述第一导电型柱形区域的区域上也具备：所述接触孔、所述金属塞、以及所述第二导电型高浓度扩散区域。3.根据权利要求1或2所述的功率半导体装置，其特征在于：其中，在从所述规定的截面上看时，所述有源元件部在每个从所述上端面侧看形成有所述第二导电型柱形区域的区域上，分别具备多组所述接触孔、所述金属塞、以及所述第二导电型高浓度扩散区域。4.根据权利要求1至3中任意一项所述的功率半导体装置，其特征在于：其中，所述有源元件部具备多组所述沟槽、所述栅极绝缘膜、以及所述栅电极，并且在所述有源元件部中，所述第一导电型高浓度扩散区域仅形成在：彼此相邻的两个所述沟槽间的，所述沟槽与距离所述沟槽最近的所述金属塞之间。5.根据权利要求1至4中任意一项所述的功率半导体装置，其特征在于：其中，所述规定的金属为钨。6.根据权利要求1至5中任意一项所述的功率半导体装置，其特征在于：其中，所述有源元件部具备多组所述沟...

【专利技术属性】
技术研发人员：新井大辅，北田瑞枝，浅田毅，山口武司，铃木教章，
申请(专利权)人：新电元工业株式会社，
类型：发明
国别省市：日本,JP