具有介电间隔件的吸收器组件以及相应的组装方法技术

本发明专利技术涉及具有介电间隔件的吸收器组件以及相应的组装方法。在示例性实施方式中，吸收器组件包括印刷电路板以及布置在所述印刷电路板上的差分线。所述差分线包括第一迹线以及与所述第一迹线相反的第二迹线。所述组件还包括：介电间隔件，所述介电间隔件耦合至所述印刷电路板并且覆盖所述差分线的至少一部分；以及吸收器，所述吸收器耦合至所述介电间隔件以抑制来自所述差分线的电磁干扰辐射。

Absorber assembly with dielectric spacers and corresponding assembly method

The present invention relates to an absorber assembly with dielectric spacers and a corresponding assembly method. In the exemplary embodiment, the absorber assembly includes a printed circuit board and a differential line disposed on the printed circuit board. The differential line includes a first trace and a second trace opposite to the first trace. The component also includes: dielectric spacer, the dielectric spacer coupled to the printed circuit board and at least part of the differential line; and the absorber, which are coupled to the dielectric spacer to suppress electromagnetic interference radiation from the differential line.

【技术实现步骤摘要】
具有介电间隔件的吸收器组件以及相应的组装方法
本公开总体涉及具有介电间隔件的吸收器组件，并且涉及相应的组装方法。
技术介绍
本部分提供了关于本公开内容的背景信息，但不一定是现有技术。PCB上的诸如外围部件互连表达信道与USB信道之类的差分信号线能辐射能量，这些能量会干扰附近的其他元件(例如，WiFi天线、全球定位系统天线等)。
技术实现思路
此部分提供本公开的概要，并且不是其全部范围或者其全部特征的全面公开。公开了具有介电间隔件的吸收器组件的示例性实施方式。在示例性实施方式中，吸收器组件包括印刷电路板以及布置在所述印刷电路板上的差分线。所述差分线包括第一迹线以及与所述第一迹线相反的第二迹线。所述组件还包括：介电间隔件，所述介电间隔件耦合至所述印刷电路板并且覆盖所述差分线的至少一部分；以及吸收器，所述吸收器耦合至所述介电间隔件以抑制来自所述差分线的电磁干扰辐射。还公开了一种组装用于差分线的电磁干扰辐射吸收器组件的方法。根据本文中提供的描述，应用的其他领域将会变得显而易见。此
技术实现思路
中的描述以及特定实施例仅仅旨在阐明之目的并且不意图限定本公开的范围。附图说明本文所述的附图仅为了说明所选择的实施方式而不是所有可能的实施方式，并且并不旨在限制本公开内容的范围。图1是根据本公开的一个示例性实施方式的差分线组件的立体图；图2是图1的差分线组件的端视图；图3是根据本公开的另一示例性实施方式的吸收器组件的立体图；图4是图3的吸收器组件的端视图；图5是图3与图4的吸收器组件的差分线中的信号完整性的眼图(eyediagram)；图6是示出图3与图4的关于不同介电间隔件厚度的吸收器组件的差分线的插入损耗的线图；图7是示出图3与图4的关于不同介电间隔件厚度的吸收器组件的差分线的时域反射的线图；以及图8是示出图3与图4的关于不同介电间隔件厚度的吸收器组件的差分线的回程损耗的线图。具体实施方式现在将参照附图更充分地描述示例性实施方式。本文中的专利技术人意识到，电路板上的外围部件互连表达(PCIe)信道能辐射电磁能量，电磁能量可减小各个系统的效用。例如，通过将能量耦合到系统的天线(例如，WiFi天线、全球定位系统(GPS)天线等)中，能量可减小各个系统的灵敏度(例如，灵敏度劣化等)。专利技术人还意识到，直接敷设在PCIe电路迹线上的吸收器材料能有效减小此辐射。然而，PCIe信号迹线含有数字信号，在PCIe电路迹线上安置吸收器可负面影响数字信号。如果直接安置在PCB迹线上，迹线在接触部分中的阻抗由于吸收器的电容率/导磁率而可能改变。这可引起反射。此外，PCIe迹线的期望信号中的能量可能被吸收。这也会导致信号完整性的恶化。提供具有介电间隔件的吸收器组件的示例性实施方式。图1与图2示出了具有差分线102的印刷电路板100的示例性实施方式。差分线102包括正迹线104与负迹线106。差分线102还包括位于印刷电路板100的相对两端处的端部终端108。差分线102适于沿正迹线104与负迹线106传输数字信号。正迹线104的电压可以是负的负迹线106的电压。例如，沿正迹线104传输的数字信号可与沿负迹线106传输的数字信号基本相似(例如，可具有相同的振幅等)，但是沿正迹线104传输的数字信号的极性可与沿负迹线106传输的数字信号的极性相反(例如，正电压对负电压等)。可在差分线102的端部终端108处从负迹线106上的数字信号减去正迹线104上的数字信号。可从负迹线106上的数字信号减去正迹线104上的数字信号可提供使初始数字信号的量级(例如，振幅等)加倍的信号。减去数字信号可减少共模噪声，可减少差分线102的干扰等。差分线102可以是布置在印刷电路板100上、布置在印刷电路板100中等的任一合适的信号传输线。例如，迹线104与106可以包括任何合适的导体材料(例如，铜等)。迹线104和106可以布置在位于印刷电路板100的表面下方的信道中、迹线104和106可以布置在位于印刷电路板100的表面的顶部上的信道中等。印刷电路板100与差分线102可以包括任一合适的信号传输界面，包括但不限于外围部件互连表达(PCIe)线、通用串行总线(USB)等。图1与图2示出了用于印刷电路板(PCB)100以及差分线102的示例性尺寸。在一些实施方式中，印刷电路板100的宽度A可约为四毫米，印刷电路板的长度B可约为五十毫米，迹线104和106的宽度C可约为0.11毫米，迹线104和106的中心点之间的距离可约为0.23毫米，等。如应显而易见的，其他实施方式可包括其他合适的尺寸。如图2中所示，印刷电路板100可以包括布置在迹线104和106上的可选焊料层110。在一些实施方式中，焊料层可具有约0.0127毫米的厚度。如应显而易见的，其他实施方式可不包括焊料层110、可包括具有不同厚度的焊料层110、可包括具有其他材料的层110等。印刷电路板100还可包括围绕迹线104和106的填料层112，使得迹线104和106布置在填料层112内。填料层112可包括合适的非导电材料。在一些实施方式中，填料层112可具有约0.0406毫米的厚度。如应显而易见的，其他实施方式可不包括填料层112、可包括具有不同厚度的填料层112等。中间层114可布置在迹线104和106下方。中间层114可包括合适的非导电材料。在一些实施方式中，中间层114可具有约0.0686毫米的厚度。如应显而易见的，其他实施方式可不包括中间层114、可包括具有不同厚度的中间层114等。印刷电路板100可包括布置在中间层114下方的底层116。底层116可包括导电材料(例如，铜等)并且可用于迹线104和106的接地面。因此，中间层114可提供底层116与迹线104和106之间的绝缘。在一些实施方式中，底层116可具有约0.0305毫米的厚度。如应显而易见的，其他实施方式可不包括底层116、可包括具有不同厚度的底层116等。图3与图4示出了具有印刷电路板100、差分线102、吸收器218以及介电间隔件220的吸收器组件200的另一示例性实施方式。如图3与图4中所示，介电间隔件220耦合至印刷电路板100并且覆盖差分线102的迹线104和106。虽然图4示出了如延伸超过迹线104和106的介电间隔件220，但是其他实施方式可包括这样的介电间隔件220，此介电间隔件仅布置在迹线104和106之上、仅覆盖迹线104和106的一部分等。吸收器218耦合至介电间隔件220以抑制(例如，减少等)来自差分线102的电磁干扰(EMI)辐射。吸收器218可包括能够吸收(例如，抑制、减少等)来自差分线102的EMI辐射的任何合适的吸收材料。例如，吸收器218可包括(但不限于)由硅、尿烷、环氧树脂等制成的磁加载吸收器。吸收器218可包括由铁、铁素体等制成的填料。填料可以是介质吸收剂(例如，炭黑、碳化硅等)。这可减少影响其他系统部件(例如，WiFi天线、GPS天线等)的差分线EMI辐射的量。在一些实施方式中，吸收器218可包括微波吸收器(例如，可包括微波吸收材料等)。吸收器218可适于使来自差分线102的EMI辐射至少减少指定的减少值。指定的减少值可以是适于抑制(例如，防止)EMI辐射不利地影响其他系统部件(例如，WiFi天线、GPS天本文档来自技高网...

【技术保护点】
1.一种吸收器组件，所述吸收器组件包括：印刷电路板；布置在所述印刷电路板上的差分线，所述差分线包括第一迹线以及与所述第一迹线相反的第二迹线；介电间隔件，所述介电间隔件耦合至所述印刷电路板并且覆盖所述差分线的至少一部分；以及吸收器，所述吸收器耦合至所述介电间隔件以抑制来自所述差分线的电磁干扰辐射。

【技术特征摘要】
2017.01.09 US 62/443,9101.一种吸收器组件，所述吸收器组件包括：印刷电路板；布置在所述印刷电路板上的差分线，所述差分线包括第一迹线以及与所述第一迹线相反的第二迹线；介电间隔件，所述介电间隔件耦合至所述印刷电路板并且覆盖所述差分线的至少一部分；以及吸收器，所述吸收器耦合至所述介电间隔件以抑制来自所述差分线的电磁干扰辐射。2.根据权利要求1所述的吸收器组件，其中，所述介电间隔件具有的厚度足以抑制所述吸收器使沿所述差分线传输的信号的信号完整性减小到预定阈值以下。3.根据权利要求2所述的吸收器组件，其中，所述介电间隔件的所述厚度足以抑制所述吸收器使所述差分线的眼图减小到预定阈值以下。4.根据权利要求2所述的吸收器组件，其中，所述介电间隔件的所述厚度对应于沿着所述差分线传输的所述信号的数据率。5.根据权利要求1所述的吸收器组件，其中，所述介电间隔件具有的厚度足以允许所述吸收器使来自所述差分线的电磁干扰辐射至少减少指定的减少值。6.根据权利要求2至5中任一项所述的吸收器组件，其中，所述介电间隔件的所述厚度在约0.05毫米与约0.1毫米之间。7.根据权利要求1至5中任一项所述的吸收器组件，其中，所述吸收器包括由硅、尿烷以及环氧树脂中的至少一者制成的磁加载吸收器。8.根据权利要求1至5中任一项所述的吸收器组件，其中，所述吸收器包括由铁、铁素体、炭黑以及碳化硅中的至少一者制成的填料。9.根据权利要求1至5中任一项所述的吸收器组件，其中，所述介电间隔件包括压敏粘合剂。10.根据权利要求1至5中任一项所述的吸收器组件，其中，所述吸收器包括微波吸收器。11.根据权利要求1至5中任一项所述的吸收器组件，其中，所述吸收器包括由硅、尿烷以及环氧树脂中的至少一者制成的磁加载微波吸收器；并且所述吸收器包括由铁、铁素体、炭黑以及碳化硅中的至少一者制成的填料；以及压敏粘合剂。12.根据权利要求1至5中任一项所述的吸收器组件，其中，所述差分线是所述印刷电路板的高速外围部件互连(PCIe)信道与所述印刷电路板的通用串行总线(USB)信道中的一者。13.根据权利要求1至5中任一项所述的吸收器组件，其中，所述差分线适于沿所述第一迹线...

【专利技术属性】
技术研发人员：P·F·狄克逊，M·霍拉米，
申请(专利权)人：莱尔德技术股份有限公司，
类型：发明
国别省市：美国,US