包含在裸芯边缘处的裸芯接合垫的半导体装置制造方法及图纸

公开了一种半导体装置，其形成为具有位于半导体裸芯边缘处的裸芯接合垫。裸芯接合垫可以部分地形成在晶片上的半导体裸芯之间的切口区域中。当晶片被切片时，裸芯接合垫沿着其长度被切断，留下裸芯接合垫的一部分在切片的半导体裸芯的边缘处暴露。使得裸芯接合垫在裸芯的边缘处最小化了裸芯被堆叠为封装体时裸芯之间的偏移。

Semiconductor device including bare core engaging pad at the edge of bare core

A semiconductor device is disclosed, which is formed with a bare core engaging pad located at the edge of the semiconductor bare core. The bare core bonding pad can be partially formed in the cut area between the semiconductor bare core on the wafer. When the chip is sliced, the bare core gasket is cut along its length, leaving part of the bare core engaging pad exposed at the edge of the semiconductor bare core. The bare core joint pad minimizes the offset between bare cores when the bare core is stacked as a package at the edge of the bare core.

【技术实现步骤摘要】
包含在裸芯边缘处的裸芯接合垫的半导体装置
本技术的示例涉及包含在裸芯边缘处的裸芯接合垫的半导体装置。
技术介绍
对于便携消费级电子产品的需求的强劲增长驱动了对大容量存储装置的需求。非易失性半导体存储器装置(比如闪存存储卡)被广泛使用，以迎合信息存储和交换的日益增长的需求。其便携性、多功能性以及坚固的设计，连同其高可靠性以及大容量，已经使得这样的存储器装置理想地应用于多种多样的电子装置，包含例如数码相机、数字音乐播放器、视频游戏控制器、PDA以及移动电话。半导体存储器典型地被设置在半导体封装体内，半导体封装体保护半导体存储器，并且允许存储器与主机装置之间的通信。半导体封装体的示例包含系统级封装(SiP)或多芯片模块(MCM)，其中多个裸芯被安装和互连在小足印(footprint)的基板上。半导体裸芯通常以偏移阶梯式配置堆叠在封装体中，使得堆叠体中的每个裸芯的裸芯接合垫对于引线键合是可达到的。已经发现，随着堆叠体中的裸芯数目增加，在一个或多个裸芯的远端(与包含裸芯接合垫的近端相反)处已经检测到堆叠体中的一个或多个上部裸芯的翘曲。在偏移阶梯式裸芯堆叠体中，裸芯的远端悬垂在下面的裸芯之上，并且不被支承。这导致堆叠体的顶部处的一个或多个裸芯的远端向上弯曲离开裸芯堆叠体。
技术实现思路
概括起来，本技术的示例涉及一种半导体晶片，其包括：第一主表面；与第一主表面相反的第二主表面；多个半导体裸芯，其包括形成在晶片的第一主表面中的集成电路；切口区域，其包括切口线的第一集和第二集，切口线的第一集和第二集提供指定区域，在指定区域内，沿着多条切片线将多个半导体裸芯中的半导体裸芯彼此分离；以及多个裸芯接合垫，裸芯接合垫包括延伸到切口线的第一集中并且跨过多条切片线中的一条切片线的至少一部分。在其他示例中，本技术涉及一种由半导体晶片形成的半导体裸芯，半导体裸芯包括：第一主表面；与第一主表面相反的第二主表面；集成电路，其形成为相邻于第一主表面且在有源区域内；以及多个裸芯接合垫，其至少部分地形成在有源区域之外。在其他示例中，本技术涉及一种半导体封装体，其包括：基板；安装到基板的多个堆叠的存储器裸芯，堆叠的存储器裸芯中的半导体裸芯包括：集成电路，其形成相邻于第一主表面且在有源区域内；多个裸芯接合垫，其至少部分地形成在有源区域之外，并且在有源区域之外的半导体裸芯的边缘处具有切断的边缘；以及控制器裸芯，其电连接到堆叠的存储器裸芯，用于控制将数据传输到堆叠的存储器裸芯，以及从堆叠的存储器裸芯传输数据。在另一示例中，本技术涉及一种由半导体晶片形成的半导体裸芯，半导体裸芯包括：第一主表面；与第一主表面相反的第二主表面；集成电路，其形成为相邻于第一主表面且在有源区域内；以及垫装置，其用于将信号传输到集成电路和从集成电路传输信号，垫装置在半导体裸芯的边缘处具有切断的边缘。在另一示例中，本技术涉及一种由半导体晶片形成的半导体裸芯，半导体裸芯包括：第一主表面；第二主表面，所述第二主表面与所述第一主表面相反；集成电路，位于所述第一主表面内；以及多个裸芯接合垫，在所述半导体裸芯的边缘处具有切断边缘。附图说明图1是根据本专利技术的实施例形成半导体裸芯的流程图。图2是示出了晶片的第一主表面的半导体晶片的正视图。图3是晶片的一部分的放大图，示出了形成在晶片的切口区域中的裸芯接合垫。图4和图5是示出了根据第一实施例的晶片内的裸芯接合垫和内部部件的截面边视图和俯视图。图6和图7是示出了根据第二实施例的晶片内的裸芯接合垫和内部部件的截面边视图和俯视图。图8和图9是示出了根据第三实施例的晶片内的裸芯接合垫和内部部件的截面边视图和俯视图。图10和图11是示出了根据第四实施例的晶片内的裸芯接合垫和内部部件的截面边视图和俯视图。图12和图13图示了研磨激光工艺之前的用于切片半导体晶片的隐形切片。图14图示了根据本技术的第一实施例的包含具有边缘接合垫的裸芯的完成的半导体裸芯。图15图示了根据本技术的可替代的实施例的包含具有边缘接合垫的裸芯的完成的半导体裸芯。图16和图17是根据本技术的实施例的包含半导体裸芯的半导体封装体的立体和截面边视图。图18-图20是根据本技术的可替代的实施例的包含半导体裸芯的半导体封装体的立体图。具体实施方式现将参考附图描述本技术，其在实施例中，涉及一种半导体裸芯，半导体裸芯形成为在半导体裸芯的边缘处具有裸芯接合垫。在实施例中，裸芯接合垫可以部分地在形成在晶片上的半导体裸芯之间的切口区域中。当晶片被切片时(例如在研磨工艺之前的隐形切片中)，裸芯接合垫被切断，留下裸芯接合垫的一部分暴露于切片的半导体裸芯的边缘处。当被堆叠到封装体中时，在裸芯的边缘处具有裸芯接合垫最小化裸芯之间的偏移。除了最小化裸芯堆叠体的足印之外，最小化裸芯偏移也最小化裸芯堆叠体的顶部处的一个或多个裸芯的翘曲。应当理解，本专利技术能够以不同形式实施，而不应当理解为限制为本文提出的实施例。相反地，提供这些实施例使得本公开将变得彻底而完整，并将本专利技术彻底传达给那些本领域技术人员。事实上，本专利技术意图涵盖这些实施例的替代、改变和等效，其被包含在由所附权利要求限定的本专利技术的范围和精神内。此外，本专利技术的下面的详细说明中，提出了许多具体细节，以提供本专利技术的彻底理解。然而，本领域普通技术的人员将明白，可以在没有这样的具体细节的情况下实践本专利技术。如本文中使用的，术语“顶部”和“底部”，“上”和“下”以及“垂直”和“水平”及其形式，可能作为示例使用，并且仅作为示例性目的，而并不意图限定本专利技术的描述，因为参考的项目可以在位置和取向上交换。同样，如本文中使用的，术语“实质上”和/或“大约”意味着具体的尺寸或参数可以在给定应用的可接受的制造公差范围内变化。在一个实施例中，可接受的制造公差是±0.25％。现将参考图1的流程图以及图2-20的视图解释本专利技术的实施例。首先参考图1的流程图，半导体晶片100可以最初作为晶片材料的铸锭，其可以在步骤200中形成。在一个示例中，形成晶片100的铸锭可以是单晶硅，单晶硅根据切克劳斯基工艺(Czochralski，CZ)或者浮动区域工艺(floatingzone，FZ)生长。然而在其他实施例中，晶片100可以由其他材料或其他工艺形成。在步骤204中，半导体晶片100可以从铸锭切片，并且在第一主表面102(图2)和相反于表面102的第二主表面104(图12)两者上都抛光，以提供光滑表面。在步骤206中，第一主表面102可以经受各种工艺步骤，以将晶片100划分为相应的半导体裸芯106(其中一个在图2和图3中编号)，并且在第一主表面102上和/或中形成相应的半导体裸芯106的集成电路。这些各种工艺步骤可以包含沉积包含裸芯接合垫108(其中一个在图2中编号)的金属接触的金属化步骤，裸芯接合垫108暴露于第一主表面102上。金属化步骤还可以包含在晶片内沉积金属互连层和通孔。如下面参考图4-11所解释的，可以提供这些金属互连层和通孔，以将信号传输到集成电路和从集成电路传输信号，并且为集成电路提供结构性支承。在图2中示出的在晶片100上的半导体裸芯106的数目仅为示例性目的，而在其他实施例中，晶片100可以包含比所示更多的半导体裸芯106。相似地，每个半导体裸芯106上的接合垫108的数目示出为本文档来自技高网...

【技术保护点】
1.一种半导体晶片，包括：第一主表面；第二主表面，所述第二主表面与所述第一主表面相反；多个半导体裸芯，所述多个半导体裸芯包括形成在所述晶片的第一主表面中的集成电路；切口区域，所述切口区域包括切口线的第一集和第二集，所述切口线的第一集和第二集提供指定区域，在所述指定区域内，沿着多条切片线将所述多个半导体裸芯中的半导体裸芯彼此分离；以及多个裸芯接合垫，所述裸芯接合垫包括至少一部分，所述一部分延伸到切口线的第一集中并且跨过所述多条切片线中的一条切片线。

【技术特征摘要】
1.一种半导体晶片，包括：第一主表面；第二主表面，所述第二主表面与所述第一主表面相反；多个半导体裸芯，所述多个半导体裸芯包括形成在所述晶片的第一主表面中的集成电路；切口区域，所述切口区域包括切口线的第一集和第二集，所述切口线的第一集和第二集提供指定区域，在所述指定区域内，沿着多条切片线将所述多个半导体裸芯中的半导体裸芯彼此分离；以及多个裸芯接合垫，所述裸芯接合垫包括至少一部分，所述一部分延伸到切口线的第一集中并且跨过所述多条切片线中的一条切片线。2.如权利要求1所述的半导体晶片，其中所述多个裸芯接合垫完全地形成在所述切口线的第一集内。3.如权利要求1所述的半导体晶片，其中所述多个裸芯接合垫部分地形成在所述切口线的第一集内。4.如权利要求1所述的半导体晶片，其中所述多个裸芯接合垫在所述半导体晶片的第一主表面处暴露。5.如权利要求1所述的半导体晶片，其中所述多个裸芯接合垫隐蔽在所述晶片的第一主表面之下。6.如权利要求1所述的半导体晶片，其中所述多个裸芯接合垫设置在密封环之上，所述密封环形成在所述半导体晶片的表面之下。7.一种由半导体晶片形成的半导体裸芯，所述半导体裸芯包括：第一主表面；第二主表面，所述第二主表面与所述第一主表面相反；集成电路，所述集成电路相邻于所述第一主表面形成在有源区域内；以及多个裸芯接合垫，所述多个裸芯接合垫至少部分地形成在所述有源区域之外。8.如权利要求7所述的半导体裸芯，其中所述多个裸芯接合垫完全地形成在所述有源区域之外。9.如权利要求7所述的半导体裸芯，其中所述多个裸芯接合垫在所述半导体裸芯的第一主表面处可见。10.如权利要求7所述的半导体裸芯，其中所述多个裸芯接合垫在所述半导体裸芯的边缘处可见，并且隐蔽在所述半导体裸芯的第一主表面之下。11.如权利要求7所述的半导体裸芯，其中所述多个裸芯接合垫设置在密封环之上，所述密封环形成在所述半导体晶片的表面之下。12.如权利要求11所述的半导体裸芯，还包括金属互连体，所述金属互连体用于将所述多个裸芯接合垫电连接到所述集成电路，所述金属互连体位于所述密封环与所述半导体裸芯的第一主表面之间。13.如权利要求11所述的半导体裸芯，还包括金属互连体，所述金属互连体用于将所述多个裸芯接合垫电连接到所述集成电路，所述金属互连体位于所述密封环与所述半...

【专利技术属性】
技术研发人员：严俊荣，陈治强，陈昌恩，吴明霞，莫金理，S巴贾思，
申请(专利权)人：晟碟半导体上海有限公司，晟碟信息科技上海有限公司，
类型：发明
国别省市：上海,31