一种应用于原边反馈式反激变换器的电压采样电路制造技术

一种应用于原边反馈式反激变换器的电压采样电路，属于电力电子技术领域。包括采样控制信号产生电路、采样信号选通电路和至少两个并联的采样单元，采样单元包括采样开关、采样保持电容和传输开关，采样开关将功率级待采样信号传递到采样保持电容；采样保持电容储存采样电压；传输开关将合适的采样电压输出；采样控制信号产生电路用于产生控制信号分别控制采样单元中的采样开关依次导通，使得采样保持电容存储对应的采样电压；采样信号选通电路判断系统工作在CCM或DCM模式，产生选通信号控制对应的采样单元中的传输开关导通，将最接近真实值的采样值送出。本发明专利技术的电路结构简单，采样精度较高，并且在电流连续模式CCM和电流断续模式DCM下均能正常工作。

A voltage sampling circuit applied to the primary side feedback flyback converter

A voltage sampling circuit applied to the primary side feedback flyback converter belongs to the power electronic technology field. It includes sampling control signal generating circuit, sampling signal selection circuit and at least two parallel sampling units, sampling unit including sampling switch, sampling and holding capacitor and transmission switch, sampling switch to transfer the power level to sample and hold capacitance; sampling and holding storage sampling voltage; transmission switch will be combined. The sampling control signal generation circuit is used for the sampling control signal to control the sampling unit in order to keep the sampling voltage of the capacitance storage corresponding, and the sampling signal selection circuit determines the system working in the CCM or DCM mode to produce the corresponding sampling list of the gated signal control. The transmission switch in the element is turned on, sending the sample values closest to the true value. The circuit of the invention has simple structure and high sampling accuracy, and can operate normally under current continuous mode CCM and current intermittent mode DCM.

【技术实现步骤摘要】
一种应用于原边反馈式反激变换器的电压采样电路
本专利技术属于电力电子
，涉及一种应用于原边反馈式反激变换器的电压采样电路。
技术介绍
反激变换器由于其可以同时实现升压与降压，且输入和输出间能实现电气隔离等优点得到了广泛应用。原边反馈技术通过在变压器上添加一个辅助绕组来检测输出电压的变化，电压采样精度高，可达到更高的输出精度，更快的动态响应。其中高精度的电压采样关键在于采样点的寻找，由于原边能量传递到次边时，次边电流流经次边整流二极管会在二极管上产生明显的压降，从而影响到采样电压的准确性。为了提高采样精度在二极管的电流很小时采样，因此，原边反馈式反激变换器正常工作时往往工作在电流断续模式DCM。数字控制方法可以提供较高的采样精度，但是电路结构往往非常复杂。模拟的方法电路结构简单，但很难达到很高的精度。另一方面，反激变换器启动时可能处于电流连续模式CCM，因此采样电路需要电流连续模式CCM和电流断续模式DCM这两种模式下都能工作。
技术实现思路
本专利技术要解决的问题：一是用较为简单的结构提供较高的采样精度；二是需要在CCM和DCM两种模式下都能工作。针对上述问题，本专利技术提出一种高精度电压采样电路，应用于原边反馈式反激变换器，通过至少两个采样模块依次采样得到采样值，并对应系统是工作在电流连续模式CCM还是电流断续模式DCM分别输出最接近真实值的采样值，本专利技术的技术方案为：一种应用于原边反馈式反激变换器的电压采样电路，包括采样控制信号产生电路、采样信号选通电路和至少两个并联的采样单元，所述采样单元包括采样开关、采样保持电容和传输开关，所述采样开关和传输开关串联，其串联点通过所述采样保持电容后接地，所述采样开关的另一端作为所述采样单元的输入端，所述传输开关的另一端作为所述采样单元的输出端；所述各个采样单元的输入端相连并作为所述电压采样电路的输入端，其输出端相连并作为所述电压采样电路的输出端；所述采样控制信号产生电路用于产生控制信号分别控制各个采样单元中的采样开关，使所述采样开关依次导通；所述采样信号选通电路用于产生选通信号分别控制各个采样单元中的传输开关，使得一个采样周期内只有一个对应的传输开关导通。具体的，所述采样单元有三个，第一采样单元包括第一采样开关S1、第一采样保持电容C1和第一传输开关P1，第一采样开关S1和第一传输开关P1的串联点处的信号为第一采样信号VSENSE1；第二采样单元包括第二采样开关S2、第二采样保持电容C2和第二传输开关P2，第二采样开关S2和第二传输开关P2的串联点处的信号为第二采样信号VSENSE2；第三采样单元包括第三采样开关S3、第三采样保持电容C3和第三传输开关P3，第三采样开关S3和第三传输开关P3的串联点处的信号为第三采样信号VSENSE3。具体的，所述采样控制信号产生电路包括三分频模块、第一比较器COMP1、第二比较器COMP2、第三比较器COMP3、第一二输入与门AND21、第二二输入与门AND22、第三二输入与门AND23、第四二输入与门AND24、第五二输入与门AND25、第六二输入与门AND26、第一四输入与门AND41、第一D触发器D1、第二D触发器D2、第三D触发器D3、NMOS管MN、电容C4、电流源I和第一反相器INV1，三分频模块包括一个输入端和三个输出端，其输入端连接采样频率信号SH_clk，其三个输出端分别连接第四二输入与门AND24、第五二输入与门AND25和第六二输入与门AND26的第一输入端；NMOS管MN的栅极连接第一反相器INV1的输入端并连接所述原边反馈式反激变换器中原边功率管的栅驱动信号DRIVE，其漏极分别通过电流源I后连接电源电位和通过电容C4后接地，其源极接地；第一采样信号VSENSE1连接第一比较器COMP1的负向输入端和第三比较器COMP3的正向输入端，第二采样信号VSENSE2连接第一比较器COMP1的正向输入端和第二比较器COMP2的负向输入端，第三采样信号VSENSE3连接第二比较器COMP2的正向输入端和第三比较器COMP3的负向输入端，第一比较器COMP1、第二比较器COMP2和第三比较器COMP3的输出端分别连接第一二输入与门AND21、第二二输入与门AND22和第三二输入与门AND23的第一输入端，第一二输入与门AND21、第二二输入与门AND22和第三二输入与门AND23的第二输入端连接NMOS管MN的漏极；第一D触发器D1、第二D触发器D2和第三D触发器D3的D输入端均连接电源电位，其时钟输入端分别连接第一二输入与门AND21、第二二输入与门AND22和第三二输入与门AND23的输出端，其输出端分别连接第一四输入与门AND41的第一输入端、第二输入端和第三输入端；第一四输入与门AND41的第四输入端连接第一反相器INV1的输出端，其输出端连接第四二输入与门AND24、第五二输入与门AND25和第六二输入与门AND26的第二输入端；第四二输入与门AND24、第五二输入与门AND25和第六二输入与门AND26的输出端分别输出第一控制信号VS1、第二控制信号VS2和第三控制信号VS3分别控制所述第一采样开关S1、第二采样开关S2和第三采样开关S3。具体的，所述采样信号选通电路包括第四D触发器D4、第五D触发器D5、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6、第七二输入与门AND27、第八二输入与门AND28、第一三输入与门AND31、第二三输入与门AND32、第二四输入与门AND42、第三四输入与门AND43、二输入或门OR2、三输入或门OR3、异或门XOR和同或门XNOR，第四D触发器D4的D输入端连接电源电位，其时钟输入端连接第一控制信号VS1，其Q输出端连接第七二输入与门AND27的第一输入端；第五D触发器D5的D输入端连接地电位，其时钟输入端连接第二控制信号VS2，其Q输出端连接第八二输入与门AND28的第一输入端；第二反相器INV2的输入端连接第三控制信号VS3，其输出端连接第四D触发器D4和第五D触发器D5的置位端；三输入或门OR3的三个输入端分别连接所述采样控制信号产生电路中第一D触发器D1、第二D触发器D2和第三D触发器D3的Q输出端，其输出端连接第三反相器INV3的输入端；所述采样控制信号产生电路中第一四输入与门AND41的输出端信号取反后连接第七二输入与门AND27和第八二输入与门AND28的第二输入端；第七二输入与门AND27的输出端连接同或门XNOR的第一输入端、第六反相器INV6的输入端、第二三输入与门AND32和第二四输入与门AND42的第一输入端；第八二输入与门AND28的输出端连接异或门XOR的第一输入端、第四反相器INV4的输入端、第一三输入与门AND31和第三四输入与门AND43的第一输入端；第三反相器INV3的输出端连接异或门XOR的第二输入端、同或门XNOR的第二输入端、第五反相器INV5的输入端和第三四输入与门AND43的第二输入端；时钟信号Clk连接第一三输入与门AND31、第二三输入与门AND32和第二四输入与门AND42的第二输入端以及第三四输入与门AND43的第三输入端，所述时钟信号Clk与所述原边本文档来自技高网...

【技术保护点】
1.一种应用于原边反馈式反激变换器的电压采样电路，其特征在于，包括采样控制信号产生电路、采样信号选通电路和至少两个并联的采样单元，所述采样单元包括采样开关、采样保持电容和传输开关，所述采样开关和传输开关串联，其串联点通过所述采样保持电容后接地，所述采样开关的另一端作为所述采样单元的输入端，所述传输开关的另一端作为所述采样单元的输出端；所述各个采样单元的输入端相连并作为所述电压采样电路的输入端，其输出端相连并作为所述电压采样电路的输出端；所述采样控制信号产生电路用于产生控制信号分别控制各个采样单元中的采样开关，使所述采样开关依次导通；所述采样信号选通电路用于产生选通信号分别控制各个采样单元中的传输开关，使得一个采样周期内只有一个对应的传输开关导通。

【技术特征摘要】
1.一种应用于原边反馈式反激变换器的电压采样电路，其特征在于，包括采样控制信号产生电路、采样信号选通电路和至少两个并联的采样单元，所述采样单元包括采样开关、采样保持电容和传输开关，所述采样开关和传输开关串联，其串联点通过所述采样保持电容后接地，所述采样开关的另一端作为所述采样单元的输入端，所述传输开关的另一端作为所述采样单元的输出端；所述各个采样单元的输入端相连并作为所述电压采样电路的输入端，其输出端相连并作为所述电压采样电路的输出端；所述采样控制信号产生电路用于产生控制信号分别控制各个采样单元中的采样开关，使所述采样开关依次导通；所述采样信号选通电路用于产生选通信号分别控制各个采样单元中的传输开关，使得一个采样周期内只有一个对应的传输开关导通。2.根据权利要求1所述的应用于原边反馈式反激变换器的电压采样电路，其特征在于，所述采样单元有三个，第一采样单元包括第一采样开关(S1)、第一采样保持电容(C1)和第一传输开关(P1)，第一采样开关(S1)和第一传输开关(P1)的串联点处的信号为第一采样信号(VSENSE1)；第二采样单元包括第二采样开关(S2)、第二采样保持电容(C2)和第二传输开关(P2)，第二采样开关(S2)和第二传输开关(P2)的串联点处的信号为第二采样信号(VSENSE2)；第三采样单元包括第三采样开关(S3)、第三采样保持电容(C3)和第三传输开关(P3)，第三采样开关(S3)和第三传输开关(P3)的串联点处的信号为第三采样信号(VSENSE3)。3.根据权利要求2所述的应用于原边反馈式反激变换器的电压采样电路，其特征在于，所述采样控制信号产生电路包括三分频模块、第一比较器(COMP1)、第二比较器(COMP2)、第三比较器(COMP3)、第一二输入与门(AND21)、第二二输入与门(AND22)、第三二输入与门(AND23)、第四二输入与门(AND24)、第五二输入与门(AND25)、第六二输入与门(AND26)、第一四输入与门(AND41)、第一D触发器(D1)、第二D触发器(D2)、第三D触发器(D3)、NMOS管(MN)、电容(C4)、电流源(I)和第一反相器(INV1)，三分频模块包括一个输入端和三个输出端，其输入端连接采样频率信号(SH_clk)，其三个输出端分别连接第四二输入与门(AND24)、第五二输入与门(AND25)和第六二输入与门(AND26)的第一输入端；NMOS管(MN)的栅极连接第一反相器(INV1)的输入端并连接所述原边反馈式反激变换器中原边功率管的栅驱动信号(DRIVE)，其漏极分别通过电流源(I)后连接电源电位和通过电容(C4)后接地，其源极接地；第一采样信号(VSENSE1)连接第一比较器(COMP1)的负向输入端和第三比较器(COMP3)的正向输入端，第二采样信号(VSENSE2)连接第一比较器(COMP1)的正向输入端和第二比较器(COMP2)的负向输入端，第三采样信号(VSENSE3)连接第二比较器(COMP2)的正向输入端和第三比较器(COMP3)的负向输入端，第一比较器(COMP1)、第二比较器(COMP2)和第三比较器(COMP3)的输出端分别连接第一二输入与门(AND21)、第二二输入与门(AND22)和第三二输入与门(AND23)的第一输入端，第一二输入与门(AND21)、第二二输入与门(AND22)和第三二输入与门(AND23)的第二输入端连接NMOS管(MN)的漏极；第一D触发器(D1)、第二D触发器(D2)和第三D触发器(D3)的D输入端均连接电源电位，其时钟输入端分别连接第一二输入与门(AND21)、第二二输入与门(AND22)和第三二输入与门(AND23)的输出端，其输出端分别连接第一四输入与门(AND41)的第一输入端、第二输入端和第三...

【专利技术属性】
技术研发人员：罗萍，缪昕昊，张辽，周泽坤，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51