一种数据存储系统技术方案

本发明专利技术提供了一种数据存储系统，其特征在于，包括：三维存储器，所述三维存储器包括存储阵列和外围电路，所述存储阵列中包括多个层叠设置的存储单元，所述外围电路设置在所述存储阵列的下方；处理单元，设置于所述存储阵列下，并与所述存储阵列相连接；同时，在一预定周期内对三维存储器内的数据进行更新；有益效果：通过使用上述处理系统，在获得运行速度提升的同时还能降低使用时的功耗，达到高速低功耗的目的。 1

A data storage system

The present invention provides a data storage system, which includes: a three dimensional memory, which includes a storage array and a peripheral circuit, which includes a plurality of stacked storage units, which are set below the storage array; the processing unit is set to the said memory array. The storage array is connected with the storage array; at the same time, the data in the three dimensional memory is updated in a predetermined period; the beneficial effect is that by using the processing system, the power consumption at the time of use can be reduced while the operation speed is raised, and the purpose of high speed and low power consumption is achieved. One

【技术实现步骤摘要】
一种数据存储系统
本专利技术涉及数据存储领域，尤其涉及一种数据存储系统。
技术介绍
人工智能(ArtificialIntelligence，AI)的到来为很多行业带来了机遇，也带来了很多新兴的行业，比如图像识别，语音识别以及智能机器人，无人驾驶等等。而神经网络作为人工智能领域的组成部分，扮演着举足轻重的作用。针对传统的冯诺依曼架构，如图1所示。所述图1中包括母板1(motherboard)，用于连接处理器11和内存12等其他硬件的。为了提升处理人工智能进程的性能，可以从处理器11和内存12两个方面提升整体的性能。为此因特尔(Intel)的CPU和英伟达(Nvidia)的GPU不断提升处理器11的速度，提高数据的吞吐量，谷歌(google)也提出了专门用于处理人工智能进程的处理器TPU，处理人工智能进程的性能相对于CPU、GPU有较大幅度的提升。另外一方面内存也不断的提升着自身的读写速度，提高带宽。固然上述方法可以提升处理AI进程的速度，然而在图2中(In-DatacenterPerformanceAnalysisofaTensorProcessingUnit)，ProcessorRoofline代表利用一简化虚拟模型模拟的计算机整体架构理论上所能达到的最大性能，ProcessorRoofline倾斜部分的斜率代表内存的带宽，可以看出绝大部分处理AI进程(APP1-APP4)的速度受到内存带宽的限制。究其原因，是因为内存接口所带来的带宽限制，而且内存插在内存接口上再通过图1中所述的母板1与所述的处理器11进行数据的存取，所以在母板上消耗的RC延时非常高，且产生了大量的功耗。为解决上述内存接口所带来的带宽限制和母板上的延迟问题，提出了片上内存(memoryonchip)，即将内存与处理器做在同一个芯片上，但是为了训练出较好的AI处理模型，通常需要几个GB、十几个GB甚至更高的内存容量，所以我们不可能将如此大的内存与处理器集成在同一个芯片上。虽然也提出了降低内存容量的方法，其中一种方法最多降低了20倍的内存容量，但是却降低了30％的性能，即使降低了20倍的内存容量，还是需要几百兆的内存,同样不可能将这么大的内存与处理器集成在同一个芯片上，这将使片上内存变得非常昂贵。另一方面，由于内存介质DRAM不能长时间保持数据，即易失性存储器，需要不断地刷新才能保持数据，而且随着DRAM工艺节点从2xnm到1xnm，数据保持时间不满足JEDEC(固态技术协会)标准，导致刷新功耗会进一步。虽然IBM在传统计算机的存储结构的基础上提出了一种新的存储结构，即用DRAM和非易失性存储器组成的混合内存，但是DRAM的刷新功耗问题仍然没有解决。而且处理AI进程需要较大的内存容量，不可能将很大的混合内存与处理器做在同一芯片上，所以会产生较大的母板延迟。
技术实现思路
针对上述问题，本专利技术提供了一种数据存储系统，其中，包括：三维存储器，所述三维存储器包括存储阵列和外围电路，所述存储阵列中包括多个层叠设置的存储单元，所述外围电路设置在所述存储阵列的下方；处理单元，设置于所述存储阵列下，并与所述存储阵列相连接。其中，所述处理单元为中央处理器，和\或图形处理器，和\或张量处理器，和\或现场可编程门阵列，和\或控制单元,和\或矩阵乘单元。其中，所述三维存储器为三维相变存储器，和\或三维电阻式随机存取存储器，和\或三维闪存存储器。其中，所述处理单元通过一金属互连线与所述存储阵列相连接。其中，还包括一连接所述处理单元的外置存储设备；于一预定周期内，所述处理单元控制所述外置存储设备中保存的数据对所述三维存储器进行数据更新。其中，每隔所述预定周期，所述处理单元将所述三维存储器所存储的数据传输至所述外置存储设备中，并将所述外置存储设备中的数据传回至所述三维存储器，以完成更新。其中，所述外置存储设备为机械硬盘或者固态硬盘。有益效果：通过使用上述处理系统，运用三维存储器和新的连接方式，在获得运行速度提升的同时还能降低使用时的功耗，达到高速低功耗的目的，节约时间与经济成本。附图说明图1为现有技术中传统的冯诺依曼架构示意图；图2为现有技术中计算机架构所能达到的最大性能示意图；图3为本专利技术一种高速低功耗处理系统具体实施例中三维存储器连接关系示意图；图4为本专利技术一种高速低功耗处理系统具体实施例中处理系统的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。如图3和图4所示，在一个较佳的实施例中，提出了一种数据存储系统，其特征在于，包括：三维存储器31，所述三维存储器31包括存储阵列和外围电路4_m，所述存储阵列中包括多个层叠设置的存储单元4_1～4_m-1，所述外围电路4_m设置在所述存储阵列的下方；处理单元5，设置于所述存储阵列下，并与所述存储阵列相连接上述技术方案中，通过使用上述系统，在获得运行速度提升的同时还能降低使用时的功耗，达到高速低功耗的目的，可以花费更短的时间训练完成类似神经网络模型等人工智能模型的运算。神经网络的运行分为两个阶段，分别是训练阶段(trainingphase)，和执行阶段(inferencephase)。神经网络模拟人脑的运行，分布处理，建立计算模型，通过学习和训练改变内部的权值，从而进行高效的、准确的执行阶段。而随着人们对于人工智能的探索，如何加快训练阶段和执行阶段的时间、提高执行阶段的准确性变得至关重要，尤其对于一些领域，比如无人驾驶，处理器必须实时的对于道路上的交通状况作出及时的反应。所以，我们希望尽可能的减少训练和执行时间，提高训练和执行速度，进而提升处理人工智能进程的性能。在一个较佳的实施例中，所述三维存储器31包括三维相变存储器，和\或三维电阻式随机存取存储器，和\或三维闪存存储器。具体的，采用三维相变存储器作为三维存储器31。上述技术方案中，相对于动态随机存取存储器(DRAM)而言，三维相变存储器可以通过增加存储单元(GST)中Sb(锑)的浓度等方法，从而加快三维相变存储器的读写速度，达到与动态随机存取存储器读写速度相同的目的，但也带来了三维相变存储器数据保持时间变短的问题。在一个较佳的实施例中，所述处理单元5为中央处理器(CPU)，和\或图形处理器(GPU)，和\或张量处理器(TPU)，和\或现场可编程门阵列(FPGA)，和\或控制单元(Controller)，和\或矩阵乘单元(MAC)。在一个较佳的实施例中，所述处理单元5通过一金属互连线与所述存储阵列相连接。具体的，即通过内部金属线将用于处理算法进程的处理单元5与三维存储器31的存储阵列直接相连。上述技术方案中，通过金属互连线直接连接处理单元5和存储阵列，就可以绕过母版和内存接口。避免了因为带宽的限制而产生的性能问题。在这种情况下，三维相变存储器与动态随机存取存储器的读写速度相近，且处理单本文档来自技高网...

【技术保护点】
1.一种数据存储系统，其特征在于，包括：

【技术特征摘要】
1.一种数据存储系统，其特征在于，包括：三维存储器，所述三维存储器包括存储阵列和外围电路，所述存储阵列中包括多个层叠设置的存储单元，所述外围电路设置在所述存储阵列的下方；处理单元，设置于所述存储阵列下，并与所述存储阵列相连接。2.根据权利要求1所述的数据存储系统，其特征在于，所述处理单元为中央处理器，和\或图形处理器，和\或张量处理器，和\或现场可编程门阵列，和\或控制单元,和\或矩阵乘单元。3.根据权利要求1所述的高速低功耗处理系统，其特征在于，所述三维存储器为三维相变存储器，和\或三维电阻式随机存取存储器，和\或三维闪存存储器。4.根据权利要求...

【专利技术属性】
技术研发人员：景蔚亮，陈邦明，
申请(专利权)人：上海新储集成电路有限公司，
类型：发明
国别省市：上海,31