用于产生输出调节电压的低压差稳压器制造技术

本发明专利技术公开一种用于产生输出调节电压的低压差稳压器，包括：第一晶体管，具有用于接收输入电源电压的第一端子，用于产生输出调节电压的第二端子和用于接收控制电压的控制端子；电流回收电路，被配置为根据具有输出调节电压的反馈信息的第一信号，将馈送电流排到第一晶体管的第二端。本发明专利技术实施例可使静态电流降低，实现更少的功耗。

【技术实现步骤摘要】
用于产生输出调节电压的低压差稳压器
本专利技术涉及稳压器
，尤指一种用于产生输出调节电压的低压差稳压器。
技术介绍
低压差稳压器(LowDropoutRegulator，LDO)是直流线性稳压器，其即使当电源电压非常接近输出电压时也可以调节输出电压。LDO的优点包括没有开关噪声，更小的器件尺寸和更大的设计简单性。然而，静态电流(也称为接地电流或电源电流)由LDO引发，以便控制内部电路以进行正常运行(properoperation)。如果在低电源电压环境中将LDO应用于高瞬态电流负载，则静态电流可能会导致功耗过大。基于此，需要设计低功耗的LDO。
技术实现思路
根据本专利技术的实施例，揭露一种用于产生输出调节电压的低压差稳压器，可使静态电流降低，导致更少的功耗。根据本专利技术的第一实施例，一种用于产生输出调节电压的低压差稳压器包括：第一晶体管，具有用于接收输入电源电压的第一端子，用于产生输出调节电压的第二端子和用于接收控制电压的控制端子；和电流回收电路，被配置为根据具有输出调节电压的反馈信息的第一信号，将馈送电流排到第一晶体管的第二端。通过以上所述实施例，通过在低压差稳压器中采用电流回收电路，可以实现快速的响应时间。此外，调节器电路的静态电流可以降低，导致更少的功耗。此外，所提出的低压差稳压器本身可以防止过冲，实现更稳定的输出调节电压。【附图说明】图1示出了根据本专利技术的实施例的低压差稳压器10的框图。图2示出了根据本专利技术的另一个实施例的低压差稳压器11的框图。图3示出了根据本专利技术的实施例的包括偏置电路的低压差稳压器12的框图。图4示出了根据本专利技术实施例的包括误差放大器电路的低压差稳压器13的框图。图5示出了图4所示的低压差稳压器的信号波形。图6示出了根据本专利技术的实施例的低压差稳压器14的示例电路原理图。【具体实施方式】在说明书及后续的权利要求当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求当中所提及的「包含」是为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此是包含任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或者通过其他装置或连接手段间接地电气连接至该第二装置。图1示出了根据本专利技术的实施例的低压差稳压器10的框图。低压差稳压器10包括第一晶体管M1和电流回收电路104。第一晶体管M1具有用于接收输入电源电压VIN的第一端子，用于产生输出调节电压VOUT的第二端子，以及用于接收控制电压VG的控制端子。电流回收电路104被配置为根据第一信号VA而排放馈送电流IFB。第一信号VA具有输出调节电压VOUT的反馈信息。作为举例，在输出电压调节电压VOUT和第一信号VA之间存在电耦合路径。在一个实施例中，第一信号VA与输出调节电压VOUT正相关(也即，当输出调节电压VOUT增加时，第一信号VA也增加)。在另一个实施例中，第一信号VA与输出电压调节电压VOUT负相关(也即，当输出调节电压VOUT增加时，第一信号VA减小)。第一晶体管M1可以是功率金属氧化物半导体场效应晶体管(MOSFET)。在图1所示的例子中，第一晶体管M1是p沟道MOSFET(PMOS)。在其他实施例中，第一晶体管M1还可以是其它类型的晶体管，例如n沟道MOSFET(NMOS)，双极结型晶体管(BJT)，结栅场效应晶体管(JFET)等。使用PMOS晶体管作为第一晶体管M1可适用于低电源电压应用。作为举例，输入电源电压VIN为1.8V，输出调节电压VOUT约为1V。在下面的描述中，将使用PMOS晶体管作为第一晶体管M1的示例。然而，本专利技术不限于此。第一晶体管M1的第一端子是PMOS晶体管的源极端子，第一晶体管M1的第二端子是PMOS晶体管的漏极端子，并且第一晶体管M1的控制端子是PMOS晶体管的栅极端子。如果第一晶体管M1是NMOS晶体管，则第一端子，第二端子和控制端子分别是NMOS晶体管的漏极端子，源极端子和栅极端子。如果第一晶体管M1是PNP型BJT，则第一端子，第二端子和控制端子分别是PNPBJT的发射极端子，集电极端子和基极端子。图2示出了根据本专利技术的另一个实施例的低压差稳压器11的框图。在本实施例中，电流回收电路104耦合在第一晶体管M1的控制端和第二端之间。在一个实施例中，电流回收电路104被配置为根据输出调节电压VOUT来提供控制电压VG。第一晶体管M1的第二端子可以耦合到负载装置，其在操作期间抽取负载电流ILOAD。作为举例，当负载电流ILOAD增加时，输出调节电压VOUT暂时降低。第一信号VA反映降低的输出调节电压VOUT，然后电流回收电路104相应地降低控制电压VG，使得第一晶体管M1导通，有效地降低第一晶体管M1的内部电阻，由此输出调节电压VOUT增加。以这种方式，输出调节电压VOUT可以保持为稳定的调节电压。为了提供足够的驱动能力，第一晶体管M1的尺寸通常较大。第一晶体管M1可能具有大的寄生电容，因此可能存在大量的电荷存储在第一晶体管M1中。在图2所示的实施例中，电流回收电路104被配置为将馈送电流IFB从第一晶体管M1的控制端子排到第一晶体管M1的第二端子。因此，在第一晶体管M1的控制端(由于体积大的MOS)而累积的电荷可以被排出到输出调节电压VOUT以获得功率效率。换句话说，能量被直接提供给输出调节电压VOUT。馈送电流IFB直接流到第一晶体管M1的第二端，而不是流到接地节点，从而防止不必要的功率耗散。图3示出了根据本专利技术的实施例的包括偏置电路的低压差稳压器12的框图。在本实施例中，低压差稳压器12包括用于电流回收电路104的偏置电路101。偏置电路101可以被配置为为电流回收电路104建立适当的操作条件，例如电压和电流。在如图3所示的实施例，偏置电路101耦合到第一晶体管M1的第一端子。在一些其它实施例中，偏置电路101也可以耦合到第一晶体管M1的控制端。偏置电路101通常承载大量的电流。电流回收电路104被配置为将馈送电流IFB从偏置电路101排到第一晶体管M1的第二端。因此，能量从偏置电路101直接流向输出调节电压VOUT，而不是流到接地节点，从而防止不必要的功率耗散。注意，图2和图3所示的实施例也可以组合。例如，电流回收电路104和偏置电路101都可以耦合到第一晶体管M1的控制端子。图4示出了根据本专利技术实施例的包括误差放大器电路的低压差稳压器13的框图。在该实施例中，低压差稳压器13还包括反馈路径102和误差放大器电路103。反馈路径102根据输出调节电压VOUT提供反馈电压VFB。误差放大器电路103被配置为放大反馈电压VFB和参考电压VREF之间的电压差，以产生第一信号VA。反馈路径102可以存在几种实现方式。在一个实施例中，反馈电压VFB经由反馈路径102基本上等于输出调节电压VOUT。在另一实施例中，反馈路径102可以包括分压器，使得反馈电压VFB是输出调节电压VOUT的一部分。在另一个实施例中，反馈路径102可本文档来自技高网...

【技术保护点】
一种用于产生输出调节电压的低压差稳压器，其特征在于，包括：第一晶体管，具有用于接收输入电源电压的第一端子，用于产生输出调节电压的第二端子和用于接收控制电压的控制端子；和电流回收电路，被配置为根据具有输出调节电压的反馈信息的第一信号，将馈送电流排到第一晶体管的第二端。

【技术特征摘要】
2016.11.03 US 62/416,736;2017.10.12 US 15/730,8771.一种用于产生输出调节电压的低压差稳压器，其特征在于，包括：第一晶体管，具有用于接收输入电源电压的第一端子，用于产生输出调节电压的第二端子和用于接收控制电压的控制端子；和电流回收电路，被配置为根据具有输出调节电压的反馈信息的第一信号，将馈送电流排到第一晶体管的第二端。2.根据权利要求1所述的低压差稳压器，其特征在于，所述电流回收电路耦合在所述第一晶体管的所述控制端子和所述第二端子之间。3.根据权利要求2所述的低压差稳压器，其特征在于，所述电流回收电路被配置为根据所述输出调节电压来提供所述控制电压。4.根据权利要求1所述的低压差稳压器，其特征在于，还包括用于所述电流回收电路的偏置电路，其中所述电流回收电路被...

【专利技术属性】
技术研发人员：林浩元，周家骅，徐研训，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71