栅极驱动电路及其驱动方法、显示基板和显示装置制造方法及图纸

本发明专利技术提供一种栅极驱动电路，包括多个移位寄存单元，多个所述移位寄存单元中包括多个级联的驱动移位寄存单元，多级驱动移位寄存单元被分为多组，每组包括连续的N级驱动移位寄存单元；移位寄存单元包括输入端和输出端，所述驱动移位寄存单元的输入端包括第一输入端口和第二输入端口；任意相邻两级驱动移位寄存单元中，下一级驱动移位寄存单元的第一输入端口与上一级的输出端相连；第m级驱动移位寄存单元的第二输入端口与第m‑N‑1级的输出端相连；其中，m为大于N+1且小于等于驱动移位寄存单元总数的整数。相应地，本发明专利技术还提供一种栅极驱动电路的驱动方法、显示基板和显示装置。本发明专利技术解决点反转驱动模式中由于预充电而造成的显示不良。

Grid driving circuit and driving method, display substrate and display device thereof

The present invention provides a gate drive circuit, including a plurality of shift memory units. A plurality of shift memory units include a plurality of cascaded drive shift memory units, a multistage driven shift memory unit is divided into multiple groups, each group includes a continuous N driven shift memory unit, and the shift memory unit includes the input and output. The input end of the drive shift unit includes the first input port and the second input port; in any adjacent two stage drive shift memory unit, the first input port of the next stage drive shift unit is connected to the output end of the previous level; the second input port of the m level drive shift unit and the m N 1 The output of the class is connected, where m is an integer greater than N+1 and less than or equal to the total number of driving shift units. Correspondingly, the invention also provides a driving method, a display substrate and a display device of the gate drive circuit. The invention solves the problem of poor display caused by pre charging in point reversal driving mode.

【技术实现步骤摘要】
栅极驱动电路及其驱动方法、显示基板和显示装置
本专利技术涉及显示
，具体涉及一种栅极驱动电路及其驱动方法、显示基板和显示装置。
技术介绍
液晶显示面板的驱动电路包括栅极驱动电路和源极驱动电路，栅极驱动电路包括多个级联的移位寄存单元，每个移位寄存单元对应一行像素单元。在显示过程中，多个移位寄存单元依次输出扫描信号，以将相应的一行像素单元开启，源极驱动电路向开启的一行像素单元提供相应的数据信号，以对像素单元进行充电。为了实现对像素单元的快速充电，以满足产品高分辨率的要求，通常会使每个移位寄存单元的输出时间超过相应行像素单元开启所需要的时间，且不同移位寄存单元的输出时间之间有交叠，以使行与行之间的开启时间有交叠。具体地，如图1所示，第一级移位寄存单元SR1在t1～t3阶段输出高电平，以将第一行像素单元开启；第二级移位寄存单元SR2在t2～t4阶段输出高电平，以将第二行像素单元开启，依次类推。源极驱动电路在t3阶段为第一行像素单元提供相应的数据信号，以使得第一行像素单元进行显示；同时，在t3阶段，SR2和SR3也输出高电平，将第二行和第三行像素单元开启，从而使得数据信号同样写入第二行和第三行像素单元(实际应用中，可以通过栅极驱动电路和源极驱动电路的匹配设置，使得第二行像素单元只写入数据信号而并不进行显示)，t3阶段相当于对第二行和第三行像素单元的预充电阶段。这样，在各行像素单元极性分布相同的情况下，当为第二行和第三行像素单元提供用于显示的数据信号时，由于已经进行了预充电，因此第二行和第三行像素单元可以很快地达到相应的数据信号的电压，从而提高数据信号的写入速度，有利于大尺寸和高分辨率的实现。但是，目前液晶显示装置中通常采用显示效果较好的点反转驱动模式，如图2所示，每个像素单元的极性在相邻两帧之间进行反转，且每一帧中，同一列中相邻两个像素单元的极性不同，这时如果采用图2中的驱动方式，那么第二行像素单元在预充电过程中写入的信号与实际所需的数据信号极性相反，造成反向预充电，从而导致不同行的充电时间有较大差异，进而出现横纹等不良，影响显示效果。
技术实现思路
本专利技术旨在至少解决现有技术中存在的技术问题之一，提出了一种栅极驱动电路及其驱动方法、显示基板和显示装置，以解决点反转驱动模式中由于预充电而造成的显示不良。为了解决上述技术问题之一，本专利技术提供一种栅极驱动电路，包括多个移位寄存单元，多个所述移位寄存单元中包括多个级联的驱动移位寄存单元，每级驱动移位寄存单元均用于驱动显示基板的一行像素单元，多级驱动移位寄存单元被分为多组，每组包括连续的N级驱动移位寄存单元，N为大于1的整数；任意两组中位置相同的两级驱动移位寄存单元所驱动的两行像素单元的极性分布相同；所述移位寄存单元包括输入端和输出端，所述驱动移位寄存单元的输入端包括第一输入端口和第二输入端口，所述驱动移位寄存单元用于在其第一输入端口和第二输入端口中的至少一者接收到有效信号后输出有效信号；任意相邻两级驱动移位寄存单元中，下一级驱动移位寄存单元的第一输入端口与上一级驱动移位寄存单元的输出端相连；第m级驱动移位寄存单元的第二输入端口与第m-N-1级驱动移位寄存单元的输出端相连；其中，m为大于N+1且小于等于驱动移位寄存单元总数的整数。优选地，所述栅极驱动电路还包括用于提供起始信号的起始信号端，多个所述移位寄存单元中还包括所述N个级联的起始移位寄存单元；第一级起始移位寄存单元的输入端与所述起始信号端相连，第一级起始移位寄存单元之后的每级起始移位寄存单元的输入端均与其上一级起始移位寄存单元的输出端相连，以使所述起始信号端输入起始信号后，多级所述起始移位寄存单元依次输出有效信号；第一级驱动移位寄存单元的第二输入端口与所述起始信号端相连，第一级驱动移位寄存单元的第一输入端口与最后一级起始移位寄存单元的输出端相连；第n级驱动移位寄存单元的第二输入端口与第n-1级起始移位寄存单元的输出端相连，1＜n≤N+1。优选地，当任意相邻一列像素单元中每相邻两个像素单元的极性均相反时，所述N为2。优选地，所述移位寄存单元还包括复位端，所述移位寄存单元用于在其复位端接收到有效信号时输出无效信号；任意相邻的两级起始移位寄存单元中，上一级起始移位寄存单元的复位端与下一级起始移位寄存单元的输出端相连，最后一级起始移位寄存单元的复位端与第一级驱动移位寄存单元的输出端相连；任意相邻的两级驱动移位寄存单元中，上一级驱动移位寄存单元的复位端与下一级驱动移位寄存单元的输出端相连。优选地，所述移位寄存单元还包括第一时钟信号端、无效信号端、输入模块、上拉模块和复位模块；所述输入模块分别与所述移位寄存单元的输入端和上拉节点相连，用于在所述输入端接收到有效信号时为所述上拉节点提供有效信号，所述上拉节点为所述输入模块与所述上拉模块的连接节点；所述上拉模块分别与所述上拉节点、所述第一时钟信号端和所述移位寄存单元的输出端相连，用于在所述上拉节点接收到有效信号时，将所述第一时钟信号端和所述输出端导通；所述复位模块分别与所述移位寄存单元的复位端、上拉节点、所述移位寄存单元的输出端和所述无效信号端相连，用于在所述复位端接收到有效信号时，将所述上拉节点、所述移位寄存单元的输出端均与所述无效信号端导通。优选地，所述移位寄存单元还包括第二时钟信号端和下拉模块；所述下拉模块分别与所述第二时钟信号端、所述上拉节点和所述移位寄存单元的输出端相连，用于在所述第二时钟信号端接收到有效信号时，将所述上拉节点和所述输出端均与所述无效信号端导通。优选地，所述栅极驱动电路还包括第一时钟提供端和第二时钟提供端，所述第一时钟提供端和第二时钟提供端用于提供相位相反的时钟信号；奇数级起始移位寄存单元以及奇数级驱动移位寄存单元的第一时钟信号端均与所述第一时钟提供端相连，奇数级起始移位寄存单元以及奇数级驱动移位寄存单元的第二时钟信号端均与所述第二时钟提供端相连；偶数级起始移位寄存单元以及偶数级驱动移位寄存单元的第一时钟信号端均与所述第二时钟提供端相连，偶数级起始移位寄存单元以及偶数级驱动移位寄存单元的第二时钟信号端均与所述第二时钟提供端相连。优选地，所述驱动移位寄存单元的输入模块包括第一晶体管、第二晶体管和第三晶体管，所述第一晶体管的栅极和第一极均与所述第一输入端口相连，所述第二晶体管的栅极和第一极均与所述第二输入端口相连，所述第一晶体管的第二极和所述第二晶体管的第二极相连，所述第三晶体管的第一极和栅极均与所述第二晶体管的第二极相连，所述第三晶体管的第二极与所述驱动移位寄存单元的上拉节点相连；所述起始移位寄存单元的输入模块包括第四晶体管，所述第四晶体管的栅极和第一极均与所述起始移位寄存单元的输入端相连，所述第四晶体管的第二极与所述起始移位寄存单元的上拉节点相连。优选地，所述上拉模块包括第五晶体管和存储电容，所述存储电容的第一端与所述移位寄存单元的上拉节点相连，所述存储电容的第二端与所述移位寄存单元的输出端相连，所述第五晶体管的栅极与所述存储电容的第一端相连，所述第五晶体管的第一极与所述第一时钟信号端相连，所述第五晶体管的第二极与所述移位寄存单元的输出端相连。优选地，所述复位模块包括第六晶体管和第七晶体管，所述第六晶体管的栅极和第七晶体管的栅极均与所述移位寄存本文档来自技高网...

【技术保护点】
一种栅极驱动电路，包括多个移位寄存单元，多个所述移位寄存单元中包括多个级联的驱动移位寄存单元，每级驱动移位寄存单元均用于驱动显示基板的一行像素单元，其特征在于，多级驱动移位寄存单元被分为多组，每组包括连续的N级驱动移位寄存单元，N为大于1的整数；任意两组中位置相同的两级驱动移位寄存单元所驱动的两行像素单元的极性分布相同；所述移位寄存单元包括输入端和输出端，所述驱动移位寄存单元的输入端包括第一输入端口和第二输入端口，所述驱动移位寄存单元用于在其第一输入端口和第二输入端口中的至少一者接收到有效信号后输出有效信号；任意相邻两级驱动移位寄存单元中，下一级驱动移位寄存单元的第一输入端口与上一级驱动移位寄存单元的输出端相连；第m级驱动移位寄存单元的第二输入端口与第m‑N‑1级驱动移位寄存单元的输出端相连；其中，m为大于N+1且小于等于驱动移位寄存单元总数的整数。

【技术特征摘要】
1.一种栅极驱动电路，包括多个移位寄存单元，多个所述移位寄存单元中包括多个级联的驱动移位寄存单元，每级驱动移位寄存单元均用于驱动显示基板的一行像素单元，其特征在于，多级驱动移位寄存单元被分为多组，每组包括连续的N级驱动移位寄存单元，N为大于1的整数；任意两组中位置相同的两级驱动移位寄存单元所驱动的两行像素单元的极性分布相同；所述移位寄存单元包括输入端和输出端，所述驱动移位寄存单元的输入端包括第一输入端口和第二输入端口，所述驱动移位寄存单元用于在其第一输入端口和第二输入端口中的至少一者接收到有效信号后输出有效信号；任意相邻两级驱动移位寄存单元中，下一级驱动移位寄存单元的第一输入端口与上一级驱动移位寄存单元的输出端相连；第m级驱动移位寄存单元的第二输入端口与第m-N-1级驱动移位寄存单元的输出端相连；其中，m为大于N+1且小于等于驱动移位寄存单元总数的整数。2.根据权利要求1所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括用于提供起始信号的起始信号端，多个所述移位寄存单元中还包括所述N个级联的起始移位寄存单元；第一级起始移位寄存单元的输入端与所述起始信号端相连，第一级起始移位寄存单元之后的每级起始移位寄存单元的输入端均与其上一级起始移位寄存单元的输出端相连，以使所述起始信号端输入起始信号后，多级所述起始移位寄存单元依次输出有效信号；第一级驱动移位寄存单元的第二输入端口与所述起始信号端相连，第一级驱动移位寄存单元的第一输入端口与最后一级起始移位寄存单元的输出端相连；第n级驱动移位寄存单元的第二输入端口与第n-1级起始移位寄存单元的输出端相连，1＜n≤N+1。3.根据权利要求1或2所述的栅极驱动电路，其特征在于，当任意相邻一列像素单元中每相邻两个像素单元的极性均相反时，所述N为2。4.根据权利要求2所述的栅极驱动电路，其特征在于，所述移位寄存单元还包括复位端，所述移位寄存单元用于在其复位端接收到有效信号时输出无效信号；任意相邻的两级起始移位寄存单元中，上一级起始移位寄存单元的复位端与下一级起始移位寄存单元的输出端相连，最后一级起始移位寄存单元的复位端与第一级驱动移位寄存单元的输出端相连；任意相邻的两级驱动移位寄存单元中，上一级驱动移位寄存单元的复位端与下一级驱动移位寄存单元的输出端相连。5.根据权利要求4所述的栅极驱动电路，其特征在于，所述移位寄存单元还包括第一时钟信号端、无效信号端、输入模块、上拉模块和复位模块；所述输入模块分别与所述移位寄存单元的输入端和上拉节点相连，用于在所述输入端接收到有效信号时为所述上拉节点提供有效信号，所述上拉节点为所述输入模块与所述上拉模块的连接节点；所述上拉模块分别与所述上拉节点、所述第一时钟信号端和所述移位寄存单元的输出端相连，用于在所述上拉节点接收到有效信号时，将所述第一时钟信号端和所述输出端导通；所述复位模块分别与所述移位寄存单元的复位端、上拉节点、所述移位寄存单元的输出端和所述无效信号端相连，用于在所述复位端接收到有效信号时，将所述上拉节点、所述移位寄存单元的输出端均与所述无效信号端导通。6.根据权利要求5所述的栅极驱动电路，其特征在于，所述移位寄存单元还包括第二时钟信号端和下拉模块；所述下拉模块分别与所述第二时钟信号端、所述上拉节点和所述移位寄存单元的输出端相连，用于在所述第二时钟信号端接收到有效信号时，将所述上拉节点和所述输出端均与所述无效信号端导通。7.根据权利要求6所述的栅极驱动电路，其特征在于，所述栅极驱动电路还包括第一时钟提供端和第二时钟提供端，所述第一时钟提供端和第二时钟提供端用于提供相位相反的时钟信号；奇数级起始移位寄存单元以及奇数级驱动移位寄存单元的第一时钟信号端均与所述第一时钟提供端相连，奇数级起始移位寄存单元以及奇数级驱动移位寄存单元的第二时钟信号端均与所述第二时钟提供端相连；偶数级起始移位寄存单元以及偶数级驱动移位寄存单元的第一时钟信号端均与所述第二时钟提供端相连，偶数级起始移位寄存单元以及偶数级驱动移位寄存单元的第二时钟信号端均与所述第二时钟提供端相连。...

【专利技术属性】
技术研发人员：赵剑，王慧，
申请(专利权)人：合肥鑫晟光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽,34