一种阵列基板及液晶显示面板制造技术

本申请涉及一种阵列基板及液晶显示面板，所述阵列基板包括玻璃基板，以及设置于所述玻璃基板之上的薄膜晶体管阵列，所述阵列基板还包括一配向电极层，包括至少两个平行共面设置的配向电极；一像素电极层，包括至少两个平行共面设置的像素电极；一公共电极层。本申请通过将HVA制程中的电极作为配向电极代替传统的IPS结构中的摩擦配向，减小了IPS制程中的摩擦痕，实现了较低操作电压达到较高的穿透率的技术效果。

【技术实现步骤摘要】
一种阵列基板及液晶显示面板
本申请涉及液晶显示
，特别是涉及一种阵列基板及液晶显示面板。
技术介绍
垂直配向(VerticalAlignment，以下简称VA)型液晶显示器，也叫垂直电场型液晶显示器，相对其他种类的液晶显示器具有极高的对比度，且无需使用摩擦(Rubbing)配向，在大尺寸显示，如电视等方面具有非常广的应用。而高垂直排列(HighVerticalAlignment，以下简称HVA)模式是VA模式中一个重要的分支。HVA型液晶显示面板工作时是由阵列基板侧的像素电极和彩膜基板侧的公共电极形成的垂直电场来控制液晶层的液晶分子的旋转。在水平电场型的液晶显示器中，施加在并排地放置在下基板上的像素电极与公共电极之间的水平电场驱动所谓的面内切换(In-PlaneSwitching，以下简称IPS)模式显示器的液晶。该水平电场型显示器由于平坦的基板上的液晶指向矢(director)的转动而具有宽视角的优点，但是它不利地表现在较差的透过率和较慢的响应时间。此外，在IPS结构中，液晶配向使用的是传统摩擦配向制程，会对液晶分子造成摩擦痕(rubbingmura)。大尺寸化的液晶分子较难控制其均匀性，且只能一个方向配向，无法形成多方向配向技术。因此，有必要提出一种新型IPS结构，能够改善配向模式，提高响应时间。
技术实现思路
本申请的目的是，提出一种阵列基板及液晶显示面板，能够解决目前现有的面板结构中，IPS结构面临的穿透率差、响应时间慢等问题。为解决上述技术问题，本申请采用的一个技术方案是：一种阵列基板，包括玻璃基板，以及设置于所述玻璃基板之上的薄膜晶体管阵列，所述阵列基板进一步包括：一配向电极层，设置于所述玻璃基板之上，所述配向电极层包括至少两个配向电极，所述配向电极相互平行共面设置，之间具有第一狭缝，用于相邻两配向电极之间在施加电压时产生第一水平电场；一像素电极层，设于所述玻璃基板与所述配向电极层之间，所述像素电极层包含至少两个像素电极，所述配向电极相互平行共面设置，之间具有第二狭缝，用于相邻两像素电极之间在施加电压时产生第二水平电场；一公共电极层，设置于所述像素电极层与所述玻璃基板之间，用于提供同层各电极之间的电压差。为解决上述技术问题，本申请采用的另外一个技术方案是：一种液晶显示面板，包括彩膜基板，液晶层和阵列基板，所述液晶层设置与所述彩膜基板与所述阵列基板之间，所述彩膜基板和阵列基板与液晶层接触面还分别设有配向膜，所述阵列基板为如前任一所述的阵列基板。本申请的有益效果是：区别于现有技术，本申请提出了一种液晶显示面板及显示器，通过使用将HVA制程中的电极作为配向电极代替传统的IPS结构中的摩擦配向，减小了穿透IPS制程中，因配向产生的摩擦痕；由于各电极层之间产生的电场没有共面交叉，操作信号不存在窜扰的情况，因此可以设置电极之间的间隔更小，从而可以通过较低的操作电压实现较高的穿透率。附图说明图1是本申请一种阵列基板的一个实施例结构截面示意图；图2是本申请一种阵列基板的另外一个实施例结构截面示意图；图3是本申请一种阵列基板中配向时液晶分子排布示意图；图4是图3中A-A向的剖面示意图；图5是本申请一种阵列基板中像素电极在施加的电压时的截面示意图。图6是图5中B-B向的剖面示意图；图7是本申请一种阵列基板的第三个实施例配向示意图；图8是本申请一种阵列基板的第三个实施例像素电极施加电压时的截面示意图；图9是本申请一种阵列基板的第四个实施例配向示意图；图10是本申请一种阵列基板的第四个实施例像素电极施加电压时的截面示意图；图11是本申请一种阵列基板的第五个实施例结构示意图。具体实施方式下面将对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。值得注意的是，本申请中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本申请，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。为了更详细说明本申请，下面结合附图对本申请提供的一种液晶显示面板，进行具体地描述。请参阅图1，为本申请提出的一种阵列基板的截面示意图。在本实施例中，阵列基板300为包括玻璃基板(未示出)，以及设置在玻璃基板上的薄膜晶体管阵列。薄膜晶体管阵列为用于转换以矩阵形式布置的液晶单元以及供应给液晶单元的信号的开关元件。薄膜晶体管阵列包括薄膜晶体管，其中薄膜晶体管由栅电极311、半导体层310、源电极(未示出)和漏电极309组成，在本实施例中，半导体层310为非晶硅，半导体层310和栅电极311之间，设有栅极绝缘层307，并且优选地形成在阵列基板300的表面上的一个或更多个像素外的区域中。进一步，阵列基板300包括配向电极层和像素电极层。配向电极层包括至少两个配向电极301，配向电极301分开设置，之间具有第一狭缝，相邻两配向电极301之间在施加电压差时，会产生第一水平电场，液晶分子在第一水平电场的作用下发生偏转；像素电极层包括至少两个像素电极303，像素电极303分开设置，之间具有第二狭缝，液晶面板工作时，相邻两像素电极303之间在施加电压差时，会形成第二水平电场，液晶分子在第二水平电场的作用下发生偏转，液晶分子对光场的调制偏转，使得液晶显示面板产生明暗亮度的变化。当然，像素电极303需要与阵列基板300薄膜晶体管中的漏电极309连接。值得注意的是，像素电极层中的像素电极303与配向电极层中的配向电极301呈相互交叉设置，使得配向电极形成的第一水平电场与像素电极形成第二水平电场的方向也相互交叉。在本实施例中，像素电极303与配向电极层中的配向电极301呈相互垂直设置。进一步，阵列基板300还包括公共电极层305，公共电极层305中的电极为面电极。当然，在配向电极层、像素电极层、公共电极层305和薄膜晶体管阵列之间，依次设有第一绝缘层302、第二绝缘层304和第三绝缘层306。各绝缘层可以是氧化硅层(SiOx)或氮化硅层(SiNx)，也可以是由氧化硅层与氮化硅层叠层形成。值得注意的是，在本实施例中，公共电极层是位于第三绝缘层306之上的，像素电极是位于第二绝缘层304之上的，配向电极301是位于第一绝缘层302之上的，且像素电极303依次穿过第二绝缘层304和第三绝缘层306与薄膜晶体管中的漏电极309相连。阵列基板300除了上述结构之外，还包括有源矩阵层(未示出)。有源矩阵可以包括栅极总线和数据总线。由栅极总线和数据总线限定的区域形成一个像素。配向电极301、像素电极303和公共电极305可以由与栅极总线或者数据总线相同的材料制成。进一步，配向电极301、像素电极303和公共电极305可以从由透明导电金属(诸如氧化铟锡(ITO)和氧化铟锌(IZO))组成的组中选择的一种金属组成的透明金属层，并且多个配向电极301、像素电极303相互交叉置于阵列基板300中。作为对于透明导电材料的替代方案，电极本文档来自技高网...

【技术保护点】
一种阵列基板，包括玻璃基板，以及设置于所述玻璃基板之上的薄膜晶体管阵列，其特征在于，所述阵列基板进一步包括：一配向电极层，设置于所述玻璃基板之上，所述配向电极层包括至少两个配向电极，所述配向电极相互平行共面设置，之间具有第一狭缝，用于相邻两配向电极之间在施加电压时产生第一水平电场；一像素电极层，设于所述玻璃基板与所述配向电极层之间，所述像素电极层包含至少两个像素电极，所述配向电极相互平行共面设置，之间具有第二狭缝，用于相邻两像素电极之间在施加电压时产生第二水平电场；一公共电极层，设置于所述像素电极层与所述玻璃基板之间，用于提供同层各电极之间的电压差。

【技术特征摘要】
1.一种阵列基板，包括玻璃基板，以及设置于所述玻璃基板之上的薄膜晶体管阵列，其特征在于，所述阵列基板进一步包括：一配向电极层，设置于所述玻璃基板之上，所述配向电极层包括至少两个配向电极，所述配向电极相互平行共面设置，之间具有第一狭缝，用于相邻两配向电极之间在施加电压时产生第一水平电场；一像素电极层，设于所述玻璃基板与所述配向电极层之间，所述像素电极层包含至少两个像素电极，所述配向电极相互平行共面设置，之间具有第二狭缝，用于相邻两像素电极之间在施加电压时产生第二水平电场；一公共电极层，设置于所述像素电极层与所述玻璃基板之间，用于提供同层各电极之间的电压差。2.根据权利要求1所述的阵列基板，其特征在于，所述像素电极层的像素电极与所述配向电极层的配向电极呈交叉设置。3.根据权利要求2所述的阵列基板，其特征在于，以像素电极为基准，所述配向电极与像素电极在阵列基板表面投影的同侧夹角为45°至135°。4.根据权利要求1所述的阵列基板，其特征在于，所述配向电极层与所述像素电极层之间还设有第一绝缘层；所述...

【专利技术属性】
技术研发人员：陈俊吉，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44