输出信号生成电路制造技术

本发明专利技术提供能够生成包含多个信息的与广泛的用途对应的输出信号的输出信号生成电路。具有：第一脉冲生成电路，其生成包含第一信息且以第一脉冲宽度为最小脉冲宽度的第一脉冲信号；第二脉冲生成电路，其生成具有比第一脉冲宽度小的第二脉冲宽度且在第一脉冲信号重叠了第二信息的第二脉冲信号；以及输出电路，其将第二脉冲信号作为输出信号输出到外部。

Output signal generating circuit

The present invention provides an output signal generating circuit capable of generating an output signal corresponding to a wide range of uses with multiple information. Has a first pulse generating circuit, which generates a first pulse signal includes a first information and the minimum pulse width of the first pulse width; second pulse generating circuit, the pulse signal is generated with second pulse and second pulse width than the first width of the first pulse signal and the small overlap of the second information; and the output circuit, it will be second the pulse signal as the output signal is output to the outside.

【技术实现步骤摘要】
输出信号生成电路
本专利技术涉及生成向外部输出的输出信号的输出信号生成电路。
技术介绍
近年来，例如智能手机、家电产品、工业机械以及汽车等各种机械通过高度电子化，能够进行复杂且正确的动作。在该高性能的机械设有许多的传感器以及按钮等输入装置、和存储器、显示器、扬声器以及电机等输出装置(功能装置)。另外，在该机械设有从这许多的输入装置接受许多的信息，控制各输出装置的动作的控制装置。例如，该控制装置是包含内置于各种机械并与上述的输入输出装置连接的半导体集成电路的微型控制器。该控制装置例如从上述的输入装置接受表示特定的信息的信号，在进行了运算处理之后，生成用于使输出装置动作的信号并输出至各输出装置。例如，专利文献1公开了具有与外部装置的接口的微型计算机。另外，专利文献2公开了向内置于半导体集成电路的时序逻辑电路供给时钟信号的时钟供给电路以及包含该时钟供给电路的半导体系统。专利文献1：日本特开2004－355163号公报专利文献2：日本特开2006－211494号公报这样，近年来，期望在控制功能装置的动作的控制装置进行许多的信息处理以及伴随这些信息处理的许多的信号的生成以及发送接收。因此，期望例如在控制装置内等生成表示功能装置用的信息的信号时，生成并输出与广泛的用途对应的信号。
技术实现思路
本专利技术是鉴于上述的点而完成的，课题之一在于提供能够生成包含多个信息的与广泛的用途对应的输出信号的输出信号生成电路。本专利技术的输出信号生成电路的特征在于，具有：第一脉冲生成电路，其生成包含第一信息且以第一脉冲宽度为最小脉冲宽度的第一脉冲信号；第二脉冲生成电路，其生成具有比第一脉冲宽度小的第二脉冲宽度且在第一脉冲信号重叠了第二信息的第二脉冲信号；以及输出电路，其将第二脉冲信号作为输出信号输出到外部。本专利技术的输出信号生成电路使第二信息重叠于包含第一信息的第一脉冲信号，生成包含多个信息的一个脉冲信号亦即第二脉冲信号。因此，能够输出与广泛的用途对应的一个信号。因此，例如能够构成以较少的信号线数或者端子数生成多样的信息的信息生成装置。附图说明图1(a)是表示实施例1所涉及的信息生成装置以及与信息生成装置连接的功能装置的构成的框图，图1(b)是表示实施例1所涉及的输出信号生成电路的构成的框图。图2是表示实施例1所涉及的输出信号生成电路的构成例的电路图。图3是表示从实施例1所涉及的输出信号生成电路输出的脉冲信号的时序图。图4(a)是表示实施例2所涉及的信息生成装置的构成的框图，图4(b)是表示实施例2所涉及的输出信号生成电路的构成的图。图5是表示从实施例2所涉及的输出信号生成电路输出的脉冲信号的时序图。图6是表示从实施例2所涉及的输出信号生成电路输出的脉冲信号的时序图。图7(a)是表示实施例3所涉及的信息生成装置的构成的框图，图7(b)是表示实施例3所涉及的输出信号生成电路的构成的图。图8(a)以及图8(b)是表示从实施例3所涉及的输出信号生成电路输出的脉冲信号的时序图。具体实施方式以下对本专利技术的实施例进行详细说明。【实施例1】图1(a)是表示实施例1所涉及的信息生成装置10以及与信息生成装置10连接的功能装置20的构成的框图。例如，信息生成装置10构成微型控制器。功能装置20包含多个(在本实施例中为两个)功能模块21和22。例如，功能模块21是显示器面板用的发光元件阵列，功能模块22是扬声器。此外，功能模块21和22的构成并不限定于此。功能模块21和22是例如马达、加热器或者通信装置等由信息生成装置10驱动并执行各种功能的电路块即可。信息生成装置10具有从例如传感器、计数器以及按钮等输入装置(未图示)获取信息进行各种处理，生成用于使功能装置20动作的信息的信息生成电路11。信息生成电路11生成表示多个(在本实施例中是两个)信息的数据信号(第一和第二数据信号)D1和D2。另外，信息生成装置10具有基于信息生成电路11生成的数据信号D1和D2，生成控制功能装置20的功能模块21和22的动作的控制信号(以下，称为输出信号)CS的输出信号生成电路(以下，仅称为信号生成电路)12。信号生成电路12将输出信号CS输出给功能装置20。在本实施例中，在功能模块21和22设有接收输出信号CS，并从输出信号CS分别提取数据信号D1和D2的提取部EX1和EX2。功能模块21以及22分别进行基于数据信号D1以及D2的动作。即，信息生成电路11生成的数据信号D1包含用于使功能模块21动作的信息(第一信息)，数据信号D2包含用于使功能模块22动作的信息(第二信息)。图1(b)是表示信号生成电路12的构成的框图。如图1(b)所示，信号生成电路12具有基于第一数据信号D1(第一信息)生成第一脉冲信号PS1的第一脉冲生成电路12A、基于第一脉冲信号PS1以及第二数据信号D2(第二信息)生成第二脉冲信号PS2的第二脉冲生成电路12B、以及生成将第二脉冲信号PS2输出到功能装置20的输出信号CS的输出电路12C。首先，第一脉冲生成电路12A对第一数据信号D1进行脉冲化，生成第一脉冲信号PS1。第一脉冲信号PS1被供给至第二脉冲生成电路12B。第二脉冲生成电路12B基于第一数据信号D1、第二数据信号D2以及第一脉冲信号PS1对第一以及第二数据信号D1和D2进行脉冲化，生成第二脉冲信号PS2。第二脉冲信号PS2被供给至输出电路12C。在本实施例中，输出电路12C进行第二脉冲信号PS2的输出以及输出停止的选择来生成输出信号CS。图2是表示信号生成电路12的构成的电路图。在本实施例中，信号生成电路12是进行从微型控制器的通用输入输出(GPIO：GeneralPurposeInput/Output)端口P输入输出的信号的控制的电路。此外，虽然信号生成电路12构成为生成从多个端口输出的信号，但在图2仅示出一个端口P。在信号生成电路12的脉冲生成电路12A以及12B被供给来自振荡电路OC的振荡信号(基准信号)OS。另外，在脉冲生成电路12A被供给数据信号D1。脉冲生成电路12A基于振荡信号OS和数据信号D1生成脉冲信号PS1。在本实施例中，脉冲生成电路12A对振荡信号OS进行分频，之后生成基于数据信号D1的脉冲信号PS1。脉冲生成电路12B具有基于振荡信号OS、数据信号D1和D2对振荡信号OS进行分频，生成分频信号DS的分频电路DV。另外，脉冲生成电路12B具有输出脉冲信号PS1以及分频信号DS的逻辑积并生成脉冲信号PS2的与电路LG1。来自与电路LG1的输出信号作为脉冲信号PS2供给至输出电路12C。在本实施例中，输出电路12C包含与非电路LG2、与电路LG3、晶体管TR1和TR2、开关SW1和SW2以及电阻R。如图2所示，与非电路LG2被输入脉冲信号PS2、输出使能信号EN以及N沟道开路漏极设定信号ODN。在与非电路LG2的输出端连接有晶体管TR1的栅极。与电路LG3被输入脉冲信号PS2、输出使能信号EN以及P沟道开路漏极设定信号ODP。在与电路LG3的输出端连接有晶体管TR2的栅极。晶体管TR1是P沟道MOSFET，晶体管TR2是N沟道MOSFET。在晶体管TR1的漏极连接有电源。晶体管TR1的源极与晶体管TR2的漏极连接。晶体管TR2的源极接地。另外，晶体管TR2的源极与端口本文档来自技高网...

【技术保护点】
一种输出信号生成电路，其特征在于，具有：第一脉冲生成电路，其生成包含第一信息且以第一脉冲宽度为最小脉冲宽度的第一脉冲信号；第二脉冲生成电路，其生成具有比上述第一脉冲宽度小的第二脉冲宽度且在上述第一脉冲信号重叠了第二信息的第二脉冲信号；以及输出电路，其将上述第二脉冲信号作为输出信号输出到外部。

【技术特征摘要】
2016.08.18 JP 2016-1604221.一种输出信号生成电路，其特征在于，具有：第一脉冲生成电路，其生成包含第一信息且以第一脉冲宽度为最小脉冲宽度的第一脉冲信号；第二脉冲生成电路，其生成具有比上述第一脉冲宽度小的第二脉冲宽度且在上述第一脉冲信号重叠了第二信息的第二脉冲信号；以及输出电路，其将上述第二脉冲信号作为输出信号输出到外部。2.根据权利要求1所述的输出信号生成电路，其特征在于，上述第二脉冲生成电路具有：对基准信号进行分频生成分频信号的分频电路；输出上述第一脉冲信号和上述分频信号的逻辑积作为上述第二脉冲信号的与电路。3.根据权利要求2所述的输出信号生成电路，其特征在于，上述分频电路生成不与上述第一脉冲信号同步的非同步信号作为上述分频信号。4....

【专利技术属性】
技术研发人员：的场健二郎，山下和弘，
申请(专利权)人：拉碧斯半导体株式会社，
类型：发明
国别省市：日本,JP